首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

IC设计基础系列之CDC篇7:从CMOS到触发器(五)

IC设计基础系列之CDC篇7:从CMOS到触发器(五)

2、常见的锁存器结构
  很显然,上面的那种交叉耦合反相器没有输入,是存储不了输入的数据的了,因此就需要有输入的类似交叉耦合反相器”结构的双稳态电路,锁存器应运而生了,最常见最基本的锁存器是S-R锁存器,然后常见常用的锁存器是D锁存器,下面就逐步看看他们的结构和工作原理吧。
SR锁存器
  在数字电路里面,SR锁存器是最简单的时序单元,它由一对交叉耦合的或非门构成,如下所示:
                




  主要功能就是通过输入的SR端分别控制Q进行置位(set)和复位(reset)。下面我们就对这个电路的分析:
  二输入或非门的功能是,只要有一个输入为1,输出就为了0。这SR锁存电路在正常情况下,输入RS的组合之一4种可能,即00011011,下面我们就来看看这4种输入对输出Q的影响:
·输入R=0S=0时:对于或非门N1,输入是0Q,由于Q’不知道是0还是1,因此Q的输出不能确定;对于或非门N2,输入是0Q,由于不知道Q的值,因此Q’也不能确定...这就无限循环下去了,于是我们像交叉耦合反相器那样进行输出假设:
  A,假设原来的状态Q=0时,对应的原来状态就是Q’=1;那么N2的输入就是00,输出Q=1,这样子就巩固了原来的状态Q’=1Q’=1,对于N2,输入就是01,输出Q=0,也巩固了原来的状态,也就是与原来的假设一致。所以这个状态可以稳定下来,也就是当输入SR=00时,输出Q=1Q’=0是可以存在的,如下图所示:
                  


B假设原来的状态Q=1时,对应的原来状态就是Q’=0;那么N2的输入就是01,输出Q=0,这样子就巩固了原来的状态Q’=0Q’=0,对于N2,输入就是00,输出Q=1,也巩固了原来的状态,也就是与原来的假设一致。所以这个状态可以稳定下来,也就是当输入SR=00时,输出Q=0Q’=1是也是可以存在的,如下图所示:
                


  由此可见,只要原来的状态一定了,那么输入SR=00时,输出也就是原来的状态。


    ·输入S=1R=0时,根据或非门的功能,由于S=1N2的输出Q’= 0;于是N1的输入就是00,输出Q就等于1;然后Q=1反馈回N2的输入,让N2的输出稳定为0,从而让Q的输出稳定为1;输入SR=10时,输出Q=1,称为置位功能。(这里我们看一下,在SR=10时,S的信号稳定多久输出QQ才稳定下来:S=1到来,首先经过N2的门延时t1,然后是Q反馈回N1的线延时t2,接着是N1的门延时t3,再然后是Q反馈回N2的门延时t4,也就是有2个门延时和两个线延时,这是对于Q的;对于Q还有增加一个N2门延时和一个Q反馈回N1输入的线延时)如下图所示:
                      
   从上面的分析中,我们知道输入S=1,R=0时,输出Q=1,也就是置位的功能。
    ·当S=0R=1时,这种情况跟SR=10类似,只不过是输出Q=0,也就是复位的功能。
    ·当S=1R=1时,根据或非门的功能知道,输出Q=0Q’=0。很显然这时候Q=Q’了,这跟我们给输出取值的字面意义是相反的,我们把这种状态称为错误输出,这是要注意的。这里需要说明的是,SR都有效是没有意义的,锁存器不能同时被复位和置位,这样会引起输出都是0的混乱电路反应。
通过上面的分析,我们知道,SR锁存器可以具有锁存数据的功能:在S有效时,复位输出Q=1;R有效时,输出复位Q=0;SR都无效时,就会保持前一个状态的输出。

返回列表