首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

数字电路设计之Xilinx全局时钟网络的使用

数字电路设计之Xilinx全局时钟网络的使用

为了实现同步电路设计,Xilinx使用了一种时钟分配树,其实感觉就是多个H组成的时钟网络,这样就可以使得每个时钟的延时都一样。
为了使用Xilinx的全局时钟,可以使用全局时钟原语。
IBUFGP U1(.I(clk_in),.O(clk_out));
全局时钟网络对于FPGA设计的性能影响很大,对于这个要比较重视。
返回列表