首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

数字电路设计之Leon系列处理器结构

数字电路设计之Leon系列处理器结构

EON处理器核心是一个与SPARCV8兼容的整数处理单元IU(Integer Unit),LEON2 是 5 级流水线,LEON3 是 7 级流水线。LEON 包含整数硬件乘法和除法单元、双协处理器 接口(FPU 浮点处理单元和Co-processor 协处理器),分离的指令和数据总线(Harvard 结构)。LEON 通过高速的AMBA-AHB 总线,指令缓存和数据缓存分别和内存控制器及高速的外部接口相连传输数据。低速的AMBA-APB 总线实现片上外设的接口,例如定时器、串口、网络接口等。下图是LEON3 的片上结构框图。
         整个系统结构采用AMBA-AHB和APB总线,连接着SPARC处理器、cache系统及片上外设等设备。片上总线采用了AMBA2.0 规范,运算速度大约 0.85MIPS/MHz,性能较高。 处理器单元:处理器单元由整数单元(IU)、浮点单元(FPU)、协处理器单元(CP)构成。整数单元的特点有:7 级指令流水、分离的数据和指令 Cache、支持 2~32 个寄存器窗口、可选的 4 个观察口寄存器、可配置乘法器、可选的 16×l6 位MAC(40 位累加器)、基 2 除法器。可支持的浮点处理器有 Gaisler Researeh 的GRFPU、Sun Microsystems 的 Meiko FPU 或其他通用浮点处理单元。LEON3提供了一个通用的用户可定义的协处理器,同 IU 并行运行极大的增强了系统功能。

Cache 子系统:可配置的模式有直接映射模式和 2~4 组相联的多组相联模式;可选的三种替换算法是LRU、LRR和伪随机。

片上外设:片上外设包括:2 个中断控制器、2 个UART、2 个Timer和 1 个Watchdog、存储器控制器(PROM、SRAM、SDRAM)、高级片上调试支持单元(DSU)和跟踪缓冲器等。中断控制器可以最大处理 46 个内部和外部中断。2 个串行通信口支持 8 位数据帧、1 位校验位、1 位停止位,支持硬件流控功能。调试支持单元(DSU)能够把处理器设置到调试模式,通过它可以读写处理器的所有寄存器和Cache。DSU还包括一个跟踪缓存,可以保存已执行了的指令和AHB上传输的数据。
         LEON 的可配置性:LEON3 可配置的内容包括: ① 所采用的综合工具和目标库。综合的技术可以是: Synplify、Synopsys DC、Synopsys FC2 、XST 和 LEONardo
等, 目标技术可以是 Xilinx 的 Virtex 和 Virtex II ( FPGA) 、Atmel 的ATC35 和 ACT25 (0. 35/ 0. 25 μm CMOS) 、TSMC 0. 25 μm CMOS、UMC 0. 25/ 0. 18 μm CMOS、以及 Actel 的 ProAsic ( FPGA) 和 Axcellerator (反熔丝 FPGA) 等。②整数单元 IU 的寄存器窗口、乘法器、除法器、快速跳转和观察点的配置。寄存器窗口可以设置为 2~32 个,但为了同交叉编译器 LECCS 兼容必须配置为 8 个窗口,乘法器可以配置成迭交、16 ×16 加流水寄存器、16 ×16 、32 ×8 、32 ×16 、32 ×32 等形式。③浮点处理单元FPU 的配置,可以配置为使用 meiko 或是 lth 两种浮点处理器之一。④Cache 。Cache 组的有效大小可以配置为 1~64 KB ,但必须是 2 的次幂,每行可以设置成 4~8 个字,组的数量可以是 1~4 。替换算法可以是随机、LRR 或 LRU ,并且指令 Cache 和数据 Cache 是独立进行配置的。⑤ 存储器控制器。⑥Debug 配置。⑦片上外设的配置,如中断控制器、看门狗二、分析了带有错误区分器的两种协议等。⑧引导配置。⑨ AMBA 总线的相关配置。⑩ PCI 配置。
LEON3 有四个可综合的顶层文件:
◇ LEON.vhd ——标准的LEON3 顶层;
◇ LEON_pci.vhd ——标准的LEON3 加上PCI 接口构成的顶层;
◇ LEON_eth.vhd ——标准的LEON3 加上一个10/100 Mbps 以太网MAC构成的顶层;
◇ LEON_eth_pci.vhd ——标准的 LEON3 加上一个 10/100 Mbps 以太网
MAC 以及 PCI 接口构成的顶层。
          LEON3 软核可配置体系架构如下图 所示:

         LEON 编码风格的VHDL编码风格:同传统以并发执行的并发进程(或并发语句)作为模块的所谓“数据流”编码风格不一样,采用的是“二进程”的设计方法。这种编码风格克服了“数据流”编码方式的可读性差、抽象级低、仿真时间长等缺点。“二进程”的编码风格的模型可用下图来表示:

        “二进程”编码风格的具体措施是:①所有的端口和信号声明采用记录的形式进行说明,如按输入输出分类进行记录说明;②每个实体只有两个进程,一个组合进程和一个时序进程;③在组合进程中全部采用变量(而不是信号),以使用结构化的顺序编码方式;④在时序进程中通过时钟同步,进行状态的转换。它基本与状态机模型一样,只是组合进程部分采用变量形式进行结构化顺序编码,来完成下一个时钟周期的输出和下一个状态进行计算。时序进程部分是在时钟的作用下,完成状态转换和输出驱动。
        LEON 应用:LEON在国内外都有应用。国外应用很多,如基于LEON的数字听写机、指纹安全系统、GPS处理机、BIST(内建自测试)等方面的产品。洛杉矶加州大学的ThumbPod指纹安全系统,以及Nemerix公司的NJ1030 型GPS基带产品。ThumbPod安全系统是将人的指纹作为身份认证(数字身份)的安全系统。其原型的硬件系统由Xilinx的FPGA(XC2Vl000)、Micron的 256MH-DDR-SDRAM、Authentec的AF-52 型手指感应器等构成。CPU采用LEON3 处理器核,并通过LEON3 的协处理器接口(CPI)挂接了AES(高级加密系统)协处理器来执行AES算法,以加快加密速度。系统的最大工作时钟频率可以达 256MHz,工作电压可以是 3.3/2.5/1.8/1.5V等多种电压。NJIO30 型GPS基带产品,目标是GPS的L1 载波D/A码处理,并提供对WAAS和EGNOS两种增强系统的支持,可以和世界上领先的第三方的GPS-RF前端设备兼容。国内,航天部 771 所和中科院国家天文台都正在或计划研制基于 LEON3的星载数据处理系统。这种数据处理系统,不再采用体积大、笨重而又功耗巨大的处理器芯片(如 DSP),而是直接将 LEON3 放进 FPGA。系统将大部分的处理功能硬件化,利用 FPAG 的丰富资源,将整个系统放入一片 FPGA 芯片内。其中的 LEON3 只进行控制管理和一些必须的计算处理。国家天文台正计划研
制基于 LEON3 的星载系统,系统将处理每日采集到的 1780GB 数据。这些数据通过预处理(图像积分、辐射校正、几何校正、磁图处理)、小波压缩、图像格式等,使图像压缩到 10GB 左右,并下传到地面站。
返回列表