首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

采用CPLD或者FPGA显示TFT液晶屏

采用CPLD或者FPGA显示TFT液晶屏

一般带显示控制器的MCU价格比较高,且驱动较大显示分辨率的液晶屏需要的显存较大,所以很多人采用CPLD(FPGA)+SDRAM用来取代显示控制器,从而MCU的选择范围可以更大。本文介绍了此种设计的部分内容。
首先最重要的接口是LCD接口,需要严格按照LCD操作时序输出行场扫描,数据使能信号。
接下来是要设计SDRAM控制器,用于存储需要显示的画面。SDRAM控制器网络上很多文章专门介绍如何设计。一般设计包括两部分,分别是SDRAM的初始化和SDRAM正常操作部分两个状态机。
SDRAM初始化操作包括不小于6次的自刷新,然后载入配置寄存器。SDRAM正常操作包括对读写请求的执行,以及定期的自刷新操作。一般设计的时候需要下载SDRAM仿真模型,用于验证操作时序是否符合要求。



图4 仿真SDRAM初始化操作打印结果


另外还要设计与MCU的接口,MCU接口大部分采用英特尔8080模式和摩托罗拉6800模式,其中8080模式采用数据总线(DB)、数据/指令选择(D/I)、片选(CS)、读使能(WR)、写使能(RD);6800模式采用用数据总线(DB)、数据/指令选择(D/I)、片选(CS)、读写选择(RD/WR)。

下图是采用CPLD方案的板卡图片。



图6 采用STM32+CPLD+SDRAM的实际板卡


采用此设计方案的最终性能:
1、MCU接口写速率:要求两次写像素之间间隔不小于300ns,最大支持写速率6.66MByte/s;
2、支持多屏页存储显示,可以在写一屏显示内容时,显示其它页显示存储内容;
3、支持定点写入像素,可在指定任意像素写入显示值;
4、支持屏幕x方向递增和y方向自动递增,在设置一次x、y坐标后,后面仅写入像素数据即可。
5、当前TFT显示分辨率为480*272,可根据要求支持更大分辨率,CPLD方案支持液晶分辨率最大不超过800*480。
返回列表