首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

基于Virtex 6的PCI Express高速采集卡方案设计

基于Virtex 6的PCI Express高速采集卡方案设计

随着计算机技术的发展,以及大数据量交互的需要,硬件系统对PC总线传输速率、数据完整性提出了越来越高的应用要求。传统的PCI总线技术虽然经过不断的改进,开发出64b,66MHz的并行协议PCI-X标准,但由于并行总线整体设计难度以及造价高昂,主流的PCI技术已经成为限制数据传输系统性能发挥的瓶颈[1-2].因此,第3代I/O技术PCIExpress总线标准一经推出即成为取代PCI总线的下一代标准,并
随着计算机技术的发展,以及大数据量交互的需要,硬件系统对PC总线传输速率、数据完整性提出了越来越高的应用要求。传统的PCI总线技术虽然经过不断的改进,开发出64b,66MHz的并行协议PCI-X标准,但由于并行总线整体设计难度以及造价高昂,主流的PCI技术已经成为限制数据传输系统性能发挥的瓶颈[1-2].因此,第3代I/O技术PCIExpress总线标准一经推出即成为取代PCI总线的下一代标准,并得到迅速的发展。

PCIExpress总线利用串行的连接特点能轻松的将数据整体传输速度提到一个更高的频率,达到远远超出以往PC总线的传输速度,同时保证了数据的完整性[2].PCIExpress连接采用点对点差分传输,可以被配置成最高x32的数据带宽,其中PCIExpressGen2.0标准的x1通道传输能力达到单向5Gb/s.PCIExpress总线设备可以通过主机桥接器芯片进行基于主机的传输,也可以通过交换器进行多点传输,这极大的拓展了PC总线的开发灵活性。Xilinx公司的Virtex-6系列FPGA芯片内嵌了PCIExpress协议硬核,支持x1,x2,x4和x8通道传输,为实现PCIExpress总线解决方案单片集成提供了可能[3].

本文在研究PCIExpress协议标准及其接口技术的基础上,设计了基于Virtex-6FPGA芯片的PCIExpress高速数据采集卡,实现了外部系统与PC的数据交互。

1系统总体设计

PCIExpress采集系统组成框图如图1所示。

系统整体框图

图1系统整体框图

采集系统以FPGA作为采集卡的控制核心,外部数据经数据接口传入FPGA,FPGA通过内部逻辑对高速数据进行必要的时序控制和相关处理后将数据存储到片外的SDRAM进行缓存,然后采集卡在总线主控DMA控制器的控制下,通过PCIEx8通道将缓存的数据写入计算机内存[4].上位机由驱动软件识别PCI Express采集卡,并设置DMA控制寄存器,通过上层应用软件接收硬件电路发送到内存的数据,并在每次传输结束是处理中断。采用DMA模式传输实现了在实时数据高速采集的同时,不影响上位机对数据的处理工作,不仅提高了采集系统整体的采集速度,也保证了数据质量,以及测试分析完整性。

数据接口模块完成外部数据的差分接收,这有利于保证高速数据的传输质量。Virtex-6FPGA实时接收差分信号,并在DataProcessor模块中进行解码然后根据一定时序通过高速FIFO缓存送入外部SDRAM存储模块。PCIExpressIPCore为Virtex-6FPGA内部集成协议硬核,完成数据的分层打包,DMA控制器作为PCIExpress总线传输的主控,实现了DMA方式传输。

2采集卡硬件设计

2.1基于IPCore的PCIExpress接口设计

本采集卡采用Xilinx公司的Virtex-6系列FPGA芯片作为核心控制器。该款FPGA中内置了PCIExpress集成模块和RocketIOGTP收发器,提供了符合《PCIExpress基本规范v2.0》的PCI-E解决方案,单通道最高设计速度[5]达到5Gb/s.根据PCI-E总线的分层模型,Virtex-6集成端点模块提供事务层(TL)、数据链路层(DLL)、物理层(PHYMAC)以及配置空间所具有的全部功能。通过使用Xilinx公司提供的PCIExpress LogiCOREIPEndpointBlockPlus核,可实现符合PCI-E总线协议的数据传输[6].EndpointBlock Plus核在内部例化了Virtex-6集成端点模块,实现了集成端点模块和GTP收发器之间的数据传输。集成硬核顶层模块接口组成如图2所示。

Xilinx公司所提供的PCIExpress解决方案,遵守了PCIE分层协议标准,从完成对接收的数据进行分层打包,通过PCIE接口与计算机通信。分层传输过程如图3所示。

其中处理层主要是接受从软件层送来的读写请求,并且建立一个请求包传输到数据链路层。作为事务层和物理层之间的接口,数据链路层通过维护链路活跃状态信息、流控制初始化和流控制来确保数据的完整性、数据包的有序性和数据传输的可靠性。物理层位于PCIE结构的最底层,主要实现链路的建立、通路的分配、时钟的编码和并行数据与串行数据的之间的转换。

在初始化阶段,在无需固件或操作系统软件的介入下,物理层建立状况状态机通过检测、配置和轮询来协商可用的通道数目和双方的工作频率。

集成硬核顶层模块接口组成框图

图2集成硬核顶层模块接口组成框图

3PCIExpress分层传输过程

图3PCIExpress分层传输过程
返回列表