首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

SRAM读写测试之设计概述

SRAM读写测试之设计概述

1
功能简介        
如图所示,本实例每秒钟定时进行一个SRAM地址的读和写操作。读写数据比对后,通过D2 LED状态进行指示。与此同时,也可以通过chipscope proISE中查看当前操作的SRAM读写时序。


2
模块划分        
该实例的工程模块划分层次如图所示。


Sp6.v是顶层模块,主要完成各个子模块例化、相互接口的互联。


Pll_controller.v模块是IP核,例化PLL功能完成时钟的倍频、分频管理。


Test_timing.v模块产生SRAM的遍历读写请求,比对写入和读出的SRAM值是否一致,结果赋值给LED指示灯。


Chipscope_debug.cdc模块引出设计模块内部信号,在chipscope下可以在线观察SRAM的读写时序。
探索未知领域
返回列表