首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

交错并联的低压大电流DC-DC变换器设计 2

交错并联的低压大电流DC-DC变换器设计 2

1)S1导通,S2截止;S3截止,S4,S5,S6均导通。由于S4,S5,S6的导通,第一变压器副边绕组下端为零电位,第二变压器副边绕组上、下端均为零电位,电感L1上电流上升,L2,L3,L4上电流下降。
2)S2导通,S1截止;S4截止,S3,S5,S6均导通。由于S3,S5,S6的导通,第一变压器副边绕组上端为零电位,第二变压器副边绕组上、下端均为零电位,电感L2上电流上升,L1,L3,L4上电流下降。
3)S1导通,S2截止;S5截止,S3,S4,S6均导通。由于S3,S4,S6的导通,第二变压器副边绕组下端为零电位,第一变压器副边绕组上、下端均为零电位,电感L3上电流上升,L1,L2,L4上电流下降。
4)S2导通,S1截止;S6截止,S3,S4,S5均导通。由于S3,S4,S5的导通,第二变压器副边绕组上端为零电位,第一变压器副边绕组上、下端均为零电位,电感L4上电流上升,L1,L2,L3上电流下降。
以上各式均忽略整流器的电压降,且VSEC为变压器二次侧的电压值。 根据以上分析可知,应用同步整流器,通过变压器原边串联而副边并联的方法,可以实现这种交错并联半桥-倍流拓扑结构。它的优点主要有以下几个方面: 1)有效地简化了拓扑结构和控制策略。 2)在频率保持不变的情况下,如果纹波的峰-峰值一定,则这种结构可以有效减小滤波电感的值,从而加快整个变换器的动态响应时间。 3)交错并联的半桥-倍流拓扑结构与非交错并联的半桥-倍流拓扑结构相比,一次侧和二次侧的导通损耗相差不多,但由于采用交错并联技术,二次侧的开关频率是原来的一半,相应的开关损耗也是原来的一半。由于变换器的开关损耗在整个损耗统计中占很大的比例,因此,交错并联技术可以极大地提高变换器的效率。 4 仿真分析 应用Pspice软件对电路进行仿真。电路的参数如下:开关频率为100kHz,占空比为40%,输入电压为48V,滤波电感为2μH,滤波电容为820μF,输出电流为60A,输出电压为1125V。 图6所示为滤波电感的电流波形,从图6可以看出,4个滤波电感的电流轮流充电,如果一个滤波电感在充电,其余3个电感必须在放电,在死区时间内,4个滤波电感都在放电。 图7和图8所示分别为交错并联变换器与单个倍流整流变换器结构的输出电流纹波波形,从图7中可以看出,4个滤波电感的电流在滤波电容上叠加,可以把电流的纹波减小很多。
图6 滤波电感电流波形


图7 交错并联变换器结构的输出电流纹波波形


图8 单个倍流整流变换器结构的输出电流纹波波形

5 实验结果 通过理论研究及仿真分析,可以看出,交错并联的低压大电流DC-DC变换器具有良好的性能,在输出为1125V/60A的情况下,输出电流纹波可以降到很小。为了进一步说明这种拓扑结构的可行性,用实验结果验证。实验电路见图4,实验参数和仿真相同,最后得到如图9所示的实验波形。图9中,Vgs为一次侧一个MOSFET的门极驱动电压波形,Vds则为相应的MOSFET的栅源电压波形,从图9可以看出,实验结果所得波形同图5的理论分析结果十分吻合,所提出的方法是可行的。其中,变压器选用R2KB软磁铁氧体材料制作的GU22磁心,原副边的匝数分别为8匝和1匝;电感选用宽恒导磁材料IJ50h制作的环形铁心T5-10-215,匝数为8匝。
图9 实验波形

6 结语 通过仿真及实验分析,得出以下结论:对于低压大电流DC-DC变换器,可以通过交错并联的方法,进一步减小输出电流纹波,效果十分明显;或者在同样输出电流纹波情况下,可以极大地减小滤波电感值,从而减小整个变换器的尺寸,提高变换器的瞬态响应特性。所讨论的2个倍流整流结构交错并联案例同样适应于多个倍流整流结构交错并联的情况。
探索未知领域
返回列表