首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

Verilog HDL设计方法概述

Verilog HDL设计方法概述

6HeThKc4.rar (184.61 KB)

谢谢指教.

好东西一起分享

看看

[em07]

很好

支持

先看看,[em61][em61][em61][em61][em61][em61]

看不了,

[em43][em43][em43][em43][em43]

要就弄全给需要的人???

夏宇闻著作:从算法设计到硬线逻辑的实现

zpeMenkG.rar (976.56 KB)
ScDKBMLa.rar (976.56 KB)
4CtAzQTd.rar (345.96 KB)
支持~

研究下啊~!

have a look

返回列表