请问关于DCM的问题 DCM

sunjie19840522

我今天加了一个级联的DCM模块，Cascading in Series with two DCM spv9.1i,但是仿真的时候，只有第一个DCM有输出，第二个没有任何反应，我输入时钟设为50M，因为第二个它要求要大于32M，所以第一个时钟我用1.5除的，clk_dv是第二个模块的输入，第二个DCM也是缩小倍数，缩小16倍，为什么没有输出呢？仿真波形如附件中所示

谢谢

[em03]

下载 (331.11 KB)
请问关于DCM的问题

2008-3-29 16:03

[此贴子已经被作者于2008-3-29 16:17:18编辑过]