首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

FPGA 设计全流程

FPGA 设计全流程

FPGA 设计全流程:Modelsim>>Synplify.Pro>>ISE
第一章 Modelsim 编译 Xilinx 库
第二章 调用 Xilinx CORE-Generator
第三章 使用 Synplify.Pro 综合 HDL 和内核
第四章 综合后的项目执行
第五章 不同类型结构的仿真 CXtiKJnS.rar (212.87 KB)

[此贴子已经被作者于2008-5-6 14:07:23编辑过]

very good~

hao!

学习一下

顶,看看
还不让我看,怎么回事??
谢谢LZ拉

下载来 看看 谢谢啦 哈哈

下载看看 谢谢了

还不让我看,怎么回事??
好东西
[em10]

真是好东西

谢谢楼主的无私奉献,我的EMAIL:zhanji007@126.com,谢谢了

good

返回列表