比altera自带模块更好的浮点数除法模块1，功能概述 ：完成IEEE单精度浮点除法运算，被除数为f32_a，除数为f32_b,商为div_out。
2，适用系列 ：cycloneII，其他系列的VQM文件没有编译
3，资源消耗 ：1804 Logic Elements,832 Register
4，性能指标 ：消耗时间24 pipline；建立时间Ts大于2ns；保持时间Th大于2.5ns；时钟clk上升沿敏感，周期大于等于10ns。
～～～整体工程上传，内有详细说明和仿真。有做算法的朋友可以看看，很好的！
 19HX9Sp7.rar (976.56 KB)
6sFE5B4Y.rar (976.56 KB)
gzdwzPq2.rar (976.56 KB)
YJI75zAA.rar (976.56 KB)
7VaFxMmX.rar (496.96 KB)
| 
