首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

刚毕业的大学生们,付老师传授工作经验(CPLD/FPGA/DSP)

FU老师您好,我是个新手,我请问你我想在自己编的高斯滤波模块里用FIFO存储数据,请问怎么调用FIFO
付老师您好:
我做的是基于FPGA的多进制正交扩频通信的编解码的设计与实现,现在需要用vhdl进行编程 ,用vhdl编写函数周期为64的m序列和32的walsh函数,希望您多多指导发到我的邮箱里 liuxinghun008@163.com

请教:

fu_teacher:您好!
在我的系统中(cpu为tms320f206),选用了cpld-xc95144,很想用它作ad芯片的启动信号,周期启动的时间宽度可以由cpu设定,cpld将输入时钟晶振进行分频即可。现在我无法实现动态分频(用cpu控制的分频倍率)。很期望早些得到您的回复!!!!!!
你好,我开始学FPGA,我想自己做一个简单的开发版,在FPGA里要嵌入软核的,能不能提供一个这方面的资料,外部SRAM,FLASH是不是必须的?JTAG + 配置芯片 + FPGA是不是就可以了,软核上的应用程序可不可以就放在配置芯片里?谢了!
你好
我准备用嵌入式做一个编解码
用FPEG4比较好吧 但我发现芯片都需要专门的开发环境
还要用钱买 是吗? 老师!!!!!!!
我还想请教一个问题,是不是所有的MPEG4的芯片都含有DSP或 ARM呢????
有不有就只有ASIC的呢???
老师 我谢谢你了
我的邮件的 lljlilijie@163.com
寻找自己的追求
付老师,你好,我问你一个问题行么?我想用EPF10K10LC84做一个实验板,但不知道它的哪能两个引脚用来接晶振,是不是GCLCK1和GCLK2这两个脚,有人说随便两个引脚都可以用来做时钟的引脚,但我不能确定,请问付老师,你能否告诉我怎样连接晶振,有劳您了! 我的e-mail是 lsj2045@163.com

[此贴子已经被作者于2006-6-4 17:46:53编辑过]

晶振的输出只有一个脚;
GCLCK1和GCLK2是并列的关系,他们各自是独立的(同为EPF10K10LC84的全局时钟输入管脚),你可以任选一个;
美梦成真-->噩梦降临!
老师,首先对您这种大公无私的师德深表敬意!我是一个刚刚学FPGA的菜鸟,现在老师交给我一个任务,能否将8155 和8253 这两块芯片嵌入到FPGA里面,能否给点设计方案阿什么的 ,我现在迷茫的很啊, 在此谢过了
付老师
你好
我对FPGA很有兴趣
想买一个开发板
由于刚开始接触
所以不要很高级
Cyclone的就可以
要能提供OS ulinux移植之类

所以请你推荐几款性价比高的
谢谢
如果可以
请你回复至我的mail:yuyayao@gmail.com
谢谢了
返回列表