首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...156157158159160161162163164165... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   一个关于xilinx spartan 3e的问题 冰封 2017-1-11 0/324 冰封 2017-1-11 23:31
common   关于基于FPGA的UDP协议问题 冰封 2017-1-11 0/299 冰封 2017-1-11 23:30
common   双DSP通道逻辑切换电路 冰封 2017-1-11 0/320 冰封 2017-1-11 23:29
common   CPLD作为DSP外设读写数据的程序代码 冰封 2017-1-11 0/368 冰封 2017-1-11 23:28
common   头疼啊，求思路 冰封 2017-1-11 0/357 冰封 2017-1-11 23:27
common   逻辑功能出现问题，求助求助 冰封 2017-1-11 0/381 冰封 2017-1-11 23:26
common   如何进行CPLD内部的地址定义 冰封 2017-1-11 0/344 冰封 2017-1-11 23:24
common   FPGA的FIFO USB通信 CY7C68013A 冰封 2017-1-11 0/698 冰封 2017-1-11 23:23
common   基于de1-socl的简单实验设计 冰封 2017-1-11 0/288 冰封 2017-1-11 23:23
common   加法器为什么不能通过编译呢 冰封 2017-1-11 0/323 冰封 2017-1-11 23:22
common   要做个计数器来读取quartus2软件rom的数据，该建十进制还是十六进制 冰封 2017-1-11 0/447 冰封 2017-1-11 23:21
common   altera 的FFT核modelsim仿真错误 冰封 2017-1-11 0/348 冰封 2017-1-11 23:19
common   verilog程序 ise软件编译时出的问题 冰封 2017-1-11 0/358 冰封 2017-1-11 23:19
common   第一次接触关于Verilog 的伪函数，求解释···求解释···求解释 冰封 2017-1-11 0/286 冰封 2017-1-11 23:17
common   串口发送接收程序的波特率仅能在9600下工作，为什么？ 冰封 2017-1-11 0/573 冰封 2017-1-11 23:15
common   关于调试CPCI板卡CPLD的问题，求帮助！ 冰封 2017-1-11 0/309 冰封 2017-1-11 23:14
common   菜鸟求教cpld相关问题 冰封 2017-1-11 0/274 冰封 2017-1-11 23:14
common   求解能不能用stm32的FSMC往FPGA的双口RAM（IP核）中写数据 冰封 2017-1-11 0/314 冰封 2017-1-11 23:13
common   Altera CycloneIII FPGA锁相环问题 冰封 2017-1-11 0/359 冰封 2017-1-11 23:12
common   如何用FPGA测量一个脉冲的宽度 冰封 2017-1-11 0/320 冰封 2017-1-11 23:11
common   用ds-5debug的时候会显示unable to connect new configuration 冰封 2017-1-11 0/314 冰封 2017-1-11 23:08
common   MATLAB帮忙设计一种16-QAM调制解调方案 冰封 2017-1-11 0/353 冰封 2017-1-11 23:06
common   CycloneII的电源设计 冰封 2017-1-11 0/308 冰封 2017-1-11 23:04
common   用VHDL实现LMS算法的程序 冰封 2017-1-11 0/335 冰封 2017-1-11 23:03
common   刚开始学verilog 问个问题啊 冰封 2017-1-11 0/323 冰封 2017-1-11 23:03
common   Quartus II 的工程文件只有pof文件，这怎么下载到开发板上？ 冰封 2017-1-11 0/299 冰封 2017-1-11 23:02
common   Verilog 代码，问题出在哪，小白求助，在线等 冰封 2017-1-11 0/389 冰封 2017-1-11 22:59
common   基于FGPA的web服务器 冰封 2017-1-11 0/354 冰封 2017-1-11 22:42
common   请教，FPGA中提示 has multiple drivers due to the non-tri-state driver 冰封 2017-1-11 0/521 冰封 2017-1-11 22:41
common   TLC5510无法采样 冰封 2017-1-11 0/306 冰封 2017-1-11 22:40
common   请教各位高手，帮忙看一下这块FPGA封装表下面的-1和M代表什么意思 冰封 2017-1-9 0/299 冰封 2017-1-9 20:08
common   Lattice ddr_generic 冰封 2017-1-9 0/324 冰封 2017-1-9 20:07
common   请教一个关于inout管脚的问题 冰封 2017-1-9 0/334 冰封 2017-1-9 20:06
common   FPGA如何实现Hilbert变换？ 冰封 2017-1-9 0/325 冰封 2017-1-9 20:06
common   求助组合逻辑敏感信号的个数 冰封 2017-1-9 0/324 冰封 2017-1-9 20:05
common   Quartus II里unused pins怎么设置 冰封 2017-1-9 0/300 冰封 2017-1-9 20:05
common   请教有关 Cyclone V SoC FPGA编程不通过 冰封 2017-1-9 0/332 冰封 2017-1-9 20:04
common   求帮助，调试过程中遇到的奇怪问题 冰封 2017-1-9 0/319 冰封 2017-1-9 20:03
common   reg [] mem []语句 冰封 2017-1-9 0/319 冰封 2017-1-9 20:02
common   通过以太网口实现PC机与FPGA的通信问题 冰封 2017-1-9 0/332 冰封 2017-1-9 20:00
    类型 排序方式 时间范围    
1 ...156157158159160161162163164165... 664
返回首页 发帖