首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...234567891011... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   利用FPGA加速分布式计算（2） best1538 2019-5-7 0/697 best1538 2019-5-7 11:49
common   利用FPGA加速分布式计算 best1538 2019-5-7 0/729 best1538 2019-5-7 11:48
common   基于DSP+FPGA协处理架构的无线子系统设计 best1538 2019-5-6 0/697 best1538 2019-5-6 10:48
common   基于System Verilog的可重用验证平台 best1538 2019-5-6 0/710 best1538 2019-5-6 10:46
common   运用FPGA解决DSP设计难题（2） best1538 2019-5-6 0/710 best1538 2019-5-6 10:43
common   运用FPGA解决DSP设计难题 best1538 2019-5-6 0/722 best1538 2019-5-6 10:42
common   FPGA IP核软硬件协同验证采用形式验证技术（2） best1538 2019-5-6 0/713 best1538 2019-5-6 10:39
common   FPGA IP核软硬件协同验证采用形式验证技术 best1538 2019-5-6 0/696 best1538 2019-5-6 10:38
common   采用FPGA实现多种类型的数字信号处理滤波器 best1538 2019-5-6 0/751 best1538 2019-5-6 10:35
common   如何简化FPGA测试和调试？ best1538 2019-5-6 0/658 best1538 2019-5-6 10:34
common   如何用FPGA构建便携式超声系统？ best1538 2019-5-6 0/661 best1538 2019-5-6 10:32
common   UWB定位系统FPGA基带处理设计 best1538 2019-5-6 0/604 best1538 2019-5-6 10:31
common   新的工具可简化FPGA综合 best1538 2019-5-6 0/648 best1538 2019-5-6 10:29
common   赛灵思FPGA可显著提升波束成形系统设计 best1538 2019-5-6 0/660 best1538 2019-5-6 10:27
common   十招加速Vivado IP Integrator设计 best1538 2019-5-6 0/707 best1538 2019-5-6 10:25
common   Xilinx Vivado HLS中Floating-Point（浮点）设计编码风格与技巧 best1538 2019-5-6 0/670 best1538 2019-5-6 10:24
common   在Zynq上用MIG扩展内存(2)-Vivado篇 best1538 2019-5-6 0/613 best1538 2019-5-6 10:22
common   在Zynq上用MIG扩展内存(1)-XPS best1538 2019-5-6 0/709 best1538 2019-5-6 10:20
common   如何将MicroBlaze输入时钟从差分时钟改为单输入 best1538 2019-5-6 0/684 best1538 2019-5-6 10:18
common   Vivado HLS中指针作为top函数参数的处理（2） best1538 2019-5-6 0/654 best1538 2019-5-6 10:17
common   Vivado HLS中指针作为top函数参数的处理 best1538 2019-5-6 0/720 best1538 2019-5-6 10:16
common   7 系列 GTX 的复位设计（2） best1538 2019-5-6 0/722 best1538 2019-5-6 10:13
common   7 系列 GTX 的复位设计 best1538 2019-5-6 0/665 best1538 2019-5-6 10:11
common   用V7GTH的自驱动能力简化评估链路性能 best1538 2019-5-6 0/631 best1538 2019-5-6 10:09
common   赛灵思新一代UltraScale架构采用20nm 平面和16nmFinFET best1538 2019-5-6 0/678 best1538 2019-5-6 10:08
common   不过FIN时代已经来了,晶体管技术新时代的到来让赛…（2） best1538 2019-5-6 0/654 best1538 2019-5-6 10:06
common   不过FIN时代已经来了,晶体管技术新时代的到来让赛… best1538 2019-5-6 0/601 best1538 2019-5-6 10:06
common   嵌入式系统的性能测试(1) – lmbench篇 best1538 2019-5-6 0/699 best1538 2019-5-6 10:03
common   嵌入式系统的性能测试​(2) – iozone篇 best1538 2019-5-6 0/664 best1538 2019-5-6 10:02
common   一种多芯片串行收发器纠偏方法 best1538 2019-5-6 0/639 best1538 2019-5-6 10:01
common   用Zynq SoC实现高效比特币矿机系统 best1538 2019-5-6 0/662 best1538 2019-5-6 09:59
common   Xradio：别出心裁的系统教学用纯FPGA无线电 best1538 2019-5-6 0/683 best1538 2019-5-6 09:58
common   标准测试：Vivado的 ESL功能可加速Zynq SoC上的IP设计（2） best1538 2019-5-6 0/631 best1538 2019-5-6 09:57
common   标准测试：Vivado的 ESL功能可加速Zynq SoC上的IP设计 best1538 2019-5-6 0/699 best1538 2019-5-6 09:56
common   为FPGA供电简便易行--- 写给采用 FPGA 的数字工程师 best1538 2019-5-6 0/615 best1538 2019-5-6 09:53
common   如何通过创建自己的外设来提高Zynq SoC的处理速度 best1538 2019-5-6 0/711 best1538 2019-5-6 09:51
common   JESD204B： FPGA转换器链上的关键链路 best1538 2019-5-6 0/597 best1538 2019-5-6 09:50
common   Vivado设计套件提升生产力的九大理由 best1538 2019-5-6 0/614 best1538 2019-5-6 09:48
common   浅谈FPGA开发流程 best1538 2019-5-6 0/694 best1538 2019-5-6 09:46
common   利用可编程振荡器增强 FPGA 应用 best1538 2019-5-6 0/720 best1538 2019-5-6 09:45
    类型 排序方式 时间范围    
1 ...234567891011... 664
返回首页 发帖