首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...3456789101112... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   设计FPGA系统应了解的三个原则 best1538 2019-5-6 0/651 best1538 2019-5-6 09:44
common   基于FPGA的原型板原理图的验证 best1538 2019-5-3 0/762 best1538 2019-5-3 13:00
common   基于FPGA的双路低频信号发生及分析仪 best1538 2019-5-3 0/740 best1538 2019-5-3 13:00
common   基于FPGA的双路低频信号发生及分析仪 best1538 2019-5-3 0/736 best1538 2019-5-3 12:59
common   如何学习FPGA？FPGA学习必备的基础知识 best1538 2019-5-3 0/758 best1538 2019-5-3 12:57
common   DSP将走上穷途末路，FPGA是未来的替代者？ best1538 2019-5-3 0/687 best1538 2019-5-3 12:56
common   强化DPD演算性能，SoC FPGA提升蜂窝网络设备集成度 best1538 2019-5-3 0/700 best1538 2019-5-3 12:56
common   高性价比认证方案有效保护基于SRAM的FPGA设计IP best1538 2019-5-3 0/682 best1538 2019-5-3 12:53
common   跟着我从零开始入门FPGA best1538 2019-5-3 0/650 best1538 2019-5-3 12:52
common   可重构系统功耗相关的硬件任务调度算法（2） best1538 2019-5-3 0/653 best1538 2019-5-3 12:51
common   可重构系统功耗相关的硬件任务调度算法 best1538 2019-5-3 0/644 best1538 2019-5-3 12:49
common   xilinx的时钟资源 best1538 2019-5-3 0/633 best1538 2019-5-3 12:48
common   使用 NI myRIO，学生可在一个学期内完成复杂的系统设计 best1538 2019-5-3 0/640 best1538 2019-5-3 12:46
common   交流、设计、实现，ADI在线设计峰会半程盘点 best1538 2019-5-3 0/678 best1538 2019-5-3 12:45
common   详细讲解Xilinx+ModelSim的FPGA仿真 best1538 2019-5-3 0/644 best1538 2019-5-3 12:44
common   FPGA调试技术加快硅前验证 best1538 2019-5-3 0/668 best1538 2019-5-3 12:42
common   如何通过RTL分析、SDC约束和综合向导更快推出FPGA设计 best1538 2019-5-3 0/696 best1538 2019-5-3 12:40
common   关于AHB总线verilog代码实现 best1538 2019-5-3 0/614 best1538 2019-5-3 12:38
common   使用VivadoHLS实现OpenCV的开发流程（2） best1538 2019-5-3 0/650 best1538 2019-5-3 12:38
common   使用VivadoHLS实现OpenCV的开发流程 best1538 2019-5-3 0/787 best1538 2019-5-3 12:37
common   二模冗余MIPS处理器的设计与实现 best1538 2019-5-3 0/680 best1538 2019-5-3 12:36
common   FPGA远程动态重构技术的研究 best1538 2019-5-3 0/627 best1538 2019-5-3 12:35
common   实现生产力 领先竞争对手整整一代水平的秘籍 best1538 2019-5-3 0/649 best1538 2019-5-3 12:33
common   采用 Xilinx Zynq SoC 为云计算提速 best1538 2019-5-3 0/665 best1538 2019-5-3 12:30
common   如何使用gprof对​软件做profili​ng. best1538 2019-5-3 0/724 best1538 2019-5-3 12:28
common   如何使用oprofile对软件做profiling best1538 2019-5-3 0/669 best1538 2019-5-3 12:27
common   Virtex-7 FPGA Gen3 Integrated Block Completion timeout机制 best1538 2019-5-3 0/674 best1538 2019-5-3 12:26
common   Zynq SoC 构建LTE小型蜂窝基站的设计基础 best1538 2019-5-3 0/651 best1538 2019-5-3 12:25
common   用Zynq SoC 实现 Red Pitaya 开源仪器 best1538 2019-5-3 0/639 best1538 2019-5-3 12:23
common   未扩展 时钟揭秘 best1538 2019-5-3 0/673 best1538 2019-5-3 12:22
common   使 FPGA 达到 ASIC 级特性的正确途径是什么？ best1538 2019-4-26 0/649 best1538 2019-4-26 08:47
common   NI公司6 GHz矢量信号收发器让带宽和FPGA双双升级 best1538 2019-4-26 0/630 best1538 2019-4-26 08:44
common   如何向Zynq芯片系统PS和PL分配任务 — 甚至可以将这些任务来回调配 best1538 2019-4-26 0/660 best1538 2019-4-26 08:43
common   Adam Taylor 有关MicroZed之23 best1538 2019-4-26 0/939 best1538 2019-4-26 08:41
common   让您的FPGA设计系统时钟速率超过500MHz？ best1538 2019-4-26 0/656 best1538 2019-4-26 08:39
common   采用 Vivado HLS 为视频处理实现中值滤波器和排序网络 best1538 2019-4-26 0/695 best1538 2019-4-26 08:33
common   Adam Taylor MicroZed之 24 best1538 2019-4-26 0/676 best1538 2019-4-26 08:25
common   基于Zynq的开源Red Pitaya仪器平台通过众筹网投资打入大众市场 best1538 2019-4-26 0/684 best1538 2019-4-26 08:24
common   如何将 RTOS 添加到您的Zynq SoC设计中 best1538 2019-4-26 0/674 best1538 2019-4-26 08:22
common   如何为 Xilinx 设计 创建创建自定义XBD文件 best1538 2019-4-26 0/751 best1538 2019-4-26 08:19
    类型 排序方式 时间范围    
1 ...3456789101112... 664
返回首页 发帖