首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 23976 主题 / 25525 回复 ]

版块介绍: 讨论关于FPGA和CPLD的相关话题!

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
公告   公告: 中电网的官方微信已开通。欢迎大家关注我们的公众微信号:Chinaecnet admin 2013-6-13    
全局置顶 活动 欧司朗光电半导体Duris S5 RGB 系列免费试用活动中心[北京] yumuzi 2016-8-5 3/7531 fyax9999 2017-10-31 15:30
   版块主题   
common   Xilinx Zynq UltraScale+ MPSoC技术概览 best1538 2018-7-16 0/21 best1538 前天 17:48
common   Artix-7 50T开发板 开发上手 best1538 2018-7-16 0/19 best1538 前天 17:47
common   Artix-7 50T开发板 初探 best1538 2018-7-16 0/19 best1538 前天 17:46
common   Verilog基本电路设计之一: 单bit跨时钟域同步(3) best1538 2018-7-16 0/20 best1538 前天 17:45
common   Verilog基本电路设计之一: 单bit跨时钟域同步(2) best1538 2018-7-16 0/19 best1538 前天 17:44
common   Verilog基本电路设计之一: 单bit跨时钟域同步 best1538 2018-7-16 0/20 best1538 前天 17:44
common   用FPGA实现简单的UDP/IP通信(采用纯硬件语言,非软核) best1538 2018-7-16 0/20 best1538 前天 17:43
common   Verilog实现UART之一:接收模块(2) best1538 2018-7-16 0/18 best1538 前天 17:42
common   Verilog实现UART之一:接收模块 best1538 2018-7-16 0/21 best1538 前天 17:41
common   Verilog实现UART之二:发送模块(2) best1538 2018-7-16 0/19 best1538 前天 17:40
common   Verilog实现UART之二:发送模块 best1538 2018-7-16 0/13 best1538 前天 17:40
common   Xilinx 的 RF 级模拟技术 —业界首款全可编程RFSoC best1538 2018-7-16 0/12 best1538 前天 17:38
common   全高级驾驶员感知系统和All Programmable SoC best1538 2018-7-16 0/8 best1538 前天 17:29
common   内嵌Xilinx FPGA,由VisualApllet编程实现颠覆性嵌入式机器视觉系统 best1538 2018-7-16 0/6 best1538 前天 17:27
common   嵌入式视觉系统的概念及关键因素(2) best1538 2018-7-16 0/7 best1538 前天 17:25
common   嵌入式视觉系统的概念及关键因素 best1538 2018-7-16 0/6 best1538 前天 17:24
common   Cadence推出用于早期软件开发的FPGA原型验证平台Protium S1 best1538 2018-7-16 0/6 best1538 前天 17:19
common   为什么硬件加速是基于云的视频流的未来 best1538 2018-7-16 0/6 best1538 前天 17:17
common   FPGA是如何实现30倍速度的云加速的? best1538 2018-7-16 0/9 best1538 前天 17:16
common   腾讯云FPGA的深度学习算法(2) best1538 2018-7-16 0/6 best1538 前天 17:14
common   腾讯云FPGA的深度学习算法 best1538 2018-7-16 0/13 best1538 前天 17:12
common   三界大融合:AXIOM完美融合Arduino,ARM及FPGA best1538 2018-7-16 0/13 best1538 前天 17:11
common   基于FPGA硬件加速的BittWare StreamSleuth对抗100Gbps best1538 2018-7-16 0/12 best1538 前天 17:11
common   如何防止基于FPGA的项目误入歧途 best1538 2018-7-16 0/17 best1538 前天 17:10
common   基于Vivado HLS的边缘检测硬件加速应用 best1538 2018-7-16 0/15 best1538 前天 17:06
common   面向FPGA的稀疏傅里叶并行算法实现 best1538 2018-7-16 0/12 best1538 前天 17:04
common   基于FPGA的数字分频器设计(4) best1538 2018-7-16 0/14 best1538 前天 17:03
common   基于FPGA的数字分频器设计(3) best1538 2018-7-16 0/13 best1538 前天 17:02
common   基于FPGA的数字分频器设计(2) best1538 2018-7-16 0/13 best1538 前天 17:02
common   基于FPGA的数字分频器设计 best1538 2018-7-16 0/14 best1538 前天 17:01
common   深入理解CPU和异构计算芯片(GPU/FPGA/ASIC)(2) best1538 2018-7-16 0/6 best1538 前天 16:59
common   深入理解CPU和异构计算芯片(GPU/FPGA/ASIC) best1538 2018-7-16 0/10 best1538 前天 16:58
common   Vivado中debug用法 best1538 2018-7-16 0/6 best1538 前天 16:55
common   菜鸟该如何学习FPGA best1538 2018-7-16 0/7 best1538 前天 16:54
common   一个FPGA管理189个矿机芯片 best1538 2018-7-16 0/7 best1538 前天 16:49
common   Xilinx FPGA器件中时钟资源的说明以及使用 best1538 2018-7-16 0/9 best1538 前天 16:48
common   深度解析FPGA四大设计要点 best1538 2018-7-16 0/8 best1538 前天 16:46
common   Vivado技巧:使用 “独立的” .dcp 文件代替 .xci 文件 best1538 2018-7-16 0/8 best1538 前天 16:44
common   阻塞赋值和非阻塞赋值深度解析——仿真事件的调度 best1538 2018-7-16 0/9 best1538 前天 16:44
    类型 排序方式 时间范围