首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...157158159160161162163164165166... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   用ds-5debug的时候会显示unable to connect new configuration 冰封 2017-1-11 0/316 冰封 2017-1-11 23:08
common   MATLAB帮忙设计一种16-QAM调制解调方案 冰封 2017-1-11 0/356 冰封 2017-1-11 23:06
common   CycloneII的电源设计 冰封 2017-1-11 0/309 冰封 2017-1-11 23:04
common   用VHDL实现LMS算法的程序 冰封 2017-1-11 0/338 冰封 2017-1-11 23:03
common   刚开始学verilog 问个问题啊 冰封 2017-1-11 0/327 冰封 2017-1-11 23:03
common   Quartus II 的工程文件只有pof文件，这怎么下载到开发板上？ 冰封 2017-1-11 0/301 冰封 2017-1-11 23:02
common   Verilog 代码，问题出在哪，小白求助，在线等 冰封 2017-1-11 0/392 冰封 2017-1-11 22:59
common   基于FGPA的web服务器 冰封 2017-1-11 0/356 冰封 2017-1-11 22:42
common   请教，FPGA中提示 has multiple drivers due to the non-tri-state driver 冰封 2017-1-11 0/524 冰封 2017-1-11 22:41
common   TLC5510无法采样 冰封 2017-1-11 0/309 冰封 2017-1-11 22:40
common   请教各位高手，帮忙看一下这块FPGA封装表下面的-1和M代表什么意思 冰封 2017-1-9 0/300 冰封 2017-1-9 20:08
common   Lattice ddr_generic 冰封 2017-1-9 0/328 冰封 2017-1-9 20:07
common   请教一个关于inout管脚的问题 冰封 2017-1-9 0/337 冰封 2017-1-9 20:06
common   FPGA如何实现Hilbert变换？ 冰封 2017-1-9 0/329 冰封 2017-1-9 20:06
common   求助组合逻辑敏感信号的个数 冰封 2017-1-9 0/327 冰封 2017-1-9 20:05
common   Quartus II里unused pins怎么设置 冰封 2017-1-9 0/302 冰封 2017-1-9 20:05
common   请教有关 Cyclone V SoC FPGA编程不通过 冰封 2017-1-9 0/335 冰封 2017-1-9 20:04
common   求帮助，调试过程中遇到的奇怪问题 冰封 2017-1-9 0/319 冰封 2017-1-9 20:03
common   reg [] mem []语句 冰封 2017-1-9 0/322 冰封 2017-1-9 20:02
common   通过以太网口实现PC机与FPGA的通信问题 冰封 2017-1-9 0/335 冰封 2017-1-9 20:00
common   ISEtri-mode ethernet MAC ip核的使用求助 冰封 2017-1-9 0/322 冰封 2017-1-9 20:00
common   CPLD 延迟半个周期输出5个脉冲信号 冰封 2017-1-9 0/326 冰封 2017-1-9 19:59
common   CPLD开发安装软件的问题 冰封 2017-1-9 0/419 冰封 2017-1-9 19:53
common   用过QUARTUS FFT IPcore 的大神神帮帮忙吧 冰封 2017-1-9 0/348 冰封 2017-1-9 19:51
common   求助用过Altera FFT IP 核的大牛们，help~~~~~~~~~ 冰封 2017-1-9 0/355 冰封 2017-1-9 19:51
common   jtag_uart输出乱码 冰封 2017-1-9 0/324 冰封 2017-1-9 19:50
common   请教“quartus ii 14.1如何例化PLL” 冰封 2017-1-9 0/322 冰封 2017-1-9 19:47
common   DDR2串接电阻的问题 冰封 2017-1-9 0/325 冰封 2017-1-9 19:46
common   有关在fpga中实现cic抽取滤波器的问题 冰封 2017-1-9 0/373 冰封 2017-1-9 19:44
common   有没有用过ISE 3GPP LTE Turbo编译码器的大神？ 冰封 2017-1-9 0/400 冰封 2017-1-9 19:43
common   FPGA最小系统有问题？ 冰封 2017-1-9 0/324 冰封 2017-1-9 19:43
common   为什么FPGA引脚全都输出高电平 冰封 2017-1-9 0/352 冰封 2017-1-9 19:42
common   如何实现SPWM算法呢 冰封 2017-1-9 0/294 冰封 2017-1-9 19:42
common   求助基于verilog的RS422协议 冰封 2017-1-9 0/334 冰封 2017-1-9 19:35
common   Xilinx DDS Compiler IP核使用问题，用过的高手来看一下 冰封 2017-1-9 0/328 冰封 2017-1-9 19:34
common   EP4CE6 SOF下载且运行正常，JIC文件下载无法下载,POF下载正常但上电无法加载程序 冰封 2017-1-9 0/440 冰封 2017-1-9 19:33
common   请问黑金的fpga开发板怎么和ds18b20连接 冰封 2017-1-9 0/360 冰封 2017-1-9 19:33
common   基于DSP的声控电子记事本系统（2） yuyang911220 2016-12-25 0/677 yuyang911220 2016-12-25 22:22
common   基于DSP的声控电子记事本系统 yuyang911220 2016-12-25 0/530 yuyang911220 2016-12-25 22:22
common   DSP数字多功能板的工作原理与实现（2） yuyang911220 2016-12-25 0/588 yuyang911220 2016-12-25 22:19
    类型 排序方式 时间范围    
1 ...157158159160161162163164165166... 664
返回首页 发帖