首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...175176177178179180181182183184... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   看重FPGA和SOC技术 赛灵思收购PetaLogix yueyue168 2012-9-17 0/654 yueyue168 2012-9-17 13:21
common   Windows应用商店今起向开发者全面开放 yueyue168 2012-9-17 0/597 yueyue168 2012-9-17 13:23
common   Ecosystem是行动市场致胜关键 yueyue168 2012-9-17 0/666 yueyue168 2012-9-17 13:26
common   FPGA市场大有可为 向更灵活多重IP化系统级芯片发展 yueyue168 2012-9-17 0/688 yueyue168 2012-9-17 13:27
common   FPGA领域开始看到国内厂商的身影 yueyue168 2012-9-17 0/644 yueyue168 2012-9-17 13:28
common   FPGA与ARM核结合实现功能互补 yueyue168 2012-9-17 0/540 yueyue168 2012-9-17 13:29
common   赛灵思Zynq-7000 All Programmable SoC实现1GHz处理能力 yueyue168 2012-9-17 0/707 yueyue168 2012-9-17 13:30
common   Cavium将开发首款64位ARMv8架构多核SoC yueyue168 2012-9-17 0/681 yueyue168 2012-9-17 13:31
common   PCI-E 10周年：展望未来PCI-E 4.0接口 yueyue168 2012-9-17 0/585 yueyue168 2012-9-17 13:32
common   14nm的到来将摩尔定律再次掀翻 yueyue168 2012-9-17 0/660 yueyue168 2012-9-17 13:33
common   21.[Altium.Designer.FPGA设计指导]如何使用虚拟的频率计数器 附件 梦景 2012-9-17 0/586 梦景 2012-9-17 20:05
common   21.[Altium.Designer.FPGA设计指导]如何使用虚拟的频率计数器 附件 梦景 2012-9-17 0/627 梦景 2012-9-17 20:07
common   21.[Altium.Designer.FPGA设计指导]如何使用虚拟的频率计数器 附件 梦景 2012-9-17 0/600 梦景 2012-9-17 20:10
common   21.[Altium.Designer.FPGA设计指导]如何使用虚拟的频率计数器 附件 梦景 2012-9-17 0/602 梦景 2012-9-17 20:13
common   21.[Altium.Designer.FPGA设计指导]如何使用虚拟的频率计数器 附件 梦景 2012-9-17 0/614 梦景 2012-9-17 20:18
common   21.[Altium.Designer.FPGA设计指导]如何使用虚拟的频率计数器 附件 梦景 2012-9-17 0/639 梦景 2012-9-17 20:20
common   21.[Altium.Designer.FPGA设计指导]如何使用虚拟的频率计数器 附件 梦景 2012-9-17 0/609 梦景 2012-9-17 20:23
common   21.[Altium.Designer.FPGA设计指导]如何使用虚拟的频率计数器 附件 梦景 2012-9-17 0/617 梦景 2012-9-17 20:26
common   21.[Altium.Designer.FPGA设计指导]如何使用虚拟的频率计数器 附件 梦景 2012-9-17 0/639 梦景 2012-9-17 20:28
common   21.[Altium.Designer.FPGA设计指导]如何使用虚拟的频率计数器 附件 梦景 2012-9-17 0/552 梦景 2012-9-17 20:31
common   22.[Altium.Designer.FPGA设计指导]如何使用虚拟的数字IO端口 附件 梦景 2012-9-17 0/435 梦景 2012-9-17 20:35
common   22.[Altium.Designer.FPGA设计指导]如何使用虚拟的数字IO端口 附件 梦景 2012-9-17 0/555 梦景 2012-9-17 20:36
common   22.[Altium.Designer.FPGA设计指导]如何使用虚拟的数字IO端口 附件 梦景 2012-9-17 0/512 梦景 2012-9-17 20:38
common   22.[Altium.Designer.FPGA设计指导]如何使用虚拟的数字IO端口 附件 梦景 2012-9-17 0/593 梦景 2012-9-17 20:40
common   22.[Altium.Designer.FPGA设计指导]如何使用虚拟的数字IO端口 附件 梦景 2012-9-17 0/574 梦景 2012-9-17 20:42
common   22.[Altium.Designer.FPGA设计指导]如何使用虚拟的数字IO端口 附件 梦景 2012-9-17 0/411 梦景 2012-9-17 20:45
common   22.[Altium.Designer.FPGA设计指导]如何使用虚拟的数字IO端口 附件 梦景 2012-9-17 0/589 梦景 2012-9-17 20:47
common   22.[Altium.Designer.FPGA设计指导]如何使用虚拟的数字IO端口 附件 梦景 2012-9-17 0/551 梦景 2012-9-17 20:51
common   22.[Altium.Designer.FPGA设计指导]如何使用虚拟的数字IO端口 附件 梦景 2012-9-17 0/562 梦景 2012-9-17 20:54
common   22.[Altium.Designer.FPGA设计指导]如何使用虚拟的数字IO端口 附件 梦景 2012-9-17 0/479 梦景 2012-9-17 20:58
common   22.[Altium.Designer.FPGA设计指导]如何使用虚拟的数字IO端口 附件 梦景 2012-9-17 0/624 梦景 2012-9-17 21:20
common   22.[Altium.Designer.FPGA设计指导]如何使用虚拟的数字IO端口 附件 梦景 2012-9-17 0/580 梦景 2012-9-17 21:32
common   22.[Altium.Designer.FPGA设计指导]如何使用虚拟的数字IO端口 附件 梦景 2012-9-17 0/630 梦景 2012-9-17 21:35
common   Xilinx PCIE IP modelsim 仿真 m1_ljp 2012-9-18 0/775 m1_ljp 2012-9-18 15:41
common   处理器验证方法（科普类） m1_ljp 2012-9-18 0/638 m1_ljp 2012-9-18 15:43
common   砸车愤青很崩溃——中国的芯片制造能力！ m1_ljp 2012-9-18 0/587 m1_ljp 2012-9-18 15:44
common   FPGA开发PCIE（一） m1_ljp 2012-9-18 0/757 m1_ljp 2012-9-18 15:48
common   FPGA开发PCIE （二） m1_ljp 2012-9-18 0/602 m1_ljp 2012-9-18 15:49
common   FPGA开发PCIE（三 PCIE DMA设计--待续） m1_ljp 2012-9-18 0/564 m1_ljp 2012-9-18 15:50
common   FPGA开发PCIE（三 PCIE DMA设计) m1_ljp 2012-9-18 0/561 m1_ljp 2012-9-18 15:52
    类型 排序方式 时间范围    
1 ...175176177178179180181182183184... 664
返回首页 发帖