首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...649650651652653654655656657658... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   嵌入式系统的性能测试(1) – lmbench篇 best1538 2019-5-6 0/789 best1538 2019-5-6 10:03
common   不过FIN时代已经来了,晶体管技术新时代的到来让赛… best1538 2019-5-6 0/675 best1538 2019-5-6 10:06
common   不过FIN时代已经来了,晶体管技术新时代的到来让赛…（2） best1538 2019-5-6 0/735 best1538 2019-5-6 10:06
common   赛灵思新一代UltraScale架构采用20nm 平面和16nmFinFET best1538 2019-5-6 0/765 best1538 2019-5-6 10:08
common   用V7GTH的自驱动能力简化评估链路性能 best1538 2019-5-6 0/716 best1538 2019-5-6 10:09
common   7 系列 GTX 的复位设计 best1538 2019-5-6 0/746 best1538 2019-5-6 10:11
common   7 系列 GTX 的复位设计（2） best1538 2019-5-6 0/797 best1538 2019-5-6 10:13
common   Vivado HLS中指针作为top函数参数的处理 best1538 2019-5-6 0/804 best1538 2019-5-6 10:16
common   Vivado HLS中指针作为top函数参数的处理（2） best1538 2019-5-6 0/738 best1538 2019-5-6 10:17
common   如何将MicroBlaze输入时钟从差分时钟改为单输入 best1538 2019-5-6 0/771 best1538 2019-5-6 10:18
common   在Zynq上用MIG扩展内存(1)-XPS best1538 2019-5-6 0/785 best1538 2019-5-6 10:20
common   在Zynq上用MIG扩展内存(2)-Vivado篇 best1538 2019-5-6 0/698 best1538 2019-5-6 10:22
common   Xilinx Vivado HLS中Floating-Point（浮点）设计编码风格与技巧 best1538 2019-5-6 0/749 best1538 2019-5-6 10:24
common   十招加速Vivado IP Integrator设计 best1538 2019-5-6 0/796 best1538 2019-5-6 10:25
common   赛灵思FPGA可显著提升波束成形系统设计 best1538 2019-5-6 0/740 best1538 2019-5-6 10:27
common   新的工具可简化FPGA综合 best1538 2019-5-6 0/729 best1538 2019-5-6 10:29
common   UWB定位系统FPGA基带处理设计 best1538 2019-5-6 0/688 best1538 2019-5-6 10:31
common   如何用FPGA构建便携式超声系统？ best1538 2019-5-6 0/755 best1538 2019-5-6 10:32
common   如何简化FPGA测试和调试？ best1538 2019-5-6 0/745 best1538 2019-5-6 10:34
common   采用FPGA实现多种类型的数字信号处理滤波器 best1538 2019-5-6 0/835 best1538 2019-5-6 10:35
common   FPGA IP核软硬件协同验证采用形式验证技术 best1538 2019-5-6 0/768 best1538 2019-5-6 10:38
common   FPGA IP核软硬件协同验证采用形式验证技术（2） best1538 2019-5-6 0/785 best1538 2019-5-6 10:39
common   运用FPGA解决DSP设计难题 best1538 2019-5-6 0/802 best1538 2019-5-6 10:42
common   运用FPGA解决DSP设计难题（2） best1538 2019-5-6 0/787 best1538 2019-5-6 10:43
common   基于System Verilog的可重用验证平台 best1538 2019-5-6 0/786 best1538 2019-5-6 10:46
common   基于DSP+FPGA协处理架构的无线子系统设计 best1538 2019-5-6 0/776 best1538 2019-5-6 10:48
common   利用FPGA加速分布式计算 best1538 2019-5-7 0/790 best1538 2019-5-7 11:48
common   利用FPGA加速分布式计算（2） best1538 2019-5-7 0/781 best1538 2019-5-7 11:49
common   基于FPGA的射频读卡器设计 best1538 2019-5-7 0/770 best1538 2019-5-7 11:51
common   All Programmable的实现之路 best1538 2019-5-7 0/781 best1538 2019-5-7 11:52
common   如何在FPGA 中实现状态机 best1538 2019-5-7 0/793 best1538 2019-5-7 11:53
common   Vivado HLS 简化浮点PID控制器设计 best1538 2019-5-7 0/742 best1538 2019-5-7 11:55
common   Vivado HLS 简化浮点PID控制器（2） best1538 2019-5-7 0/754 best1538 2019-5-7 11:56
common   用OpenCV和Vivado HLS加速基于Zynq SoC的嵌入式视觉应用开发 best1538 2019-5-7 0/782 best1538 2019-5-7 11:57
common   赛灵思高层次综合工具加速FPGA设计 best1538 2019-5-7 0/724 best1538 2019-5-7 11:58
common   赛灵思高层次综合工具加速FPGA设计（2） best1538 2019-5-7 0/724 best1538 2019-5-7 11:59
common   把握赛灵思FPGA中的主要时钟资源 best1538 2019-5-7 0/757 best1538 2019-5-7 11:59
common   使用赛灵思的功耗估计器和功耗分析器工具 best1538 2019-5-7 0/715 best1538 2019-5-7 12:00
common   您的系统时间准确吗？ best1538 2019-5-7 0/717 best1538 2019-5-7 12:02
common   FPGA 101-如何配置您的Zynq SoC裸机解决方案 best1538 2019-5-7 0/770 best1538 2019-5-7 12:03
    类型 排序方式 时间范围    
1 ...649650651652653654655656657658... 664
返回首页 发帖