首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...640641642643644645646647648649... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   FPGA时序约束的6种方法 Bazinga 2015-4-13 0/255 Bazinga 2015-4-13 21:39
common   CRC算法及原理(6) yshc 2015-12-22 0/255 yshc 2015-12-22 21:31
common   基于FPGA的高效FIR滤波器设计与实现 yshc 2015-12-23 0/255 yshc 2015-12-23 10:33
common   有关时序约束的意义 冰封 2016-7-5 0/255 冰封 2016-7-5 17:14
common   ModelSim 能不能仿 带有 upf的设计？？？ 冰封 2016-8-24 0/255 冰封 2016-8-24 20:26
common   CT图像重建算法的FPGA实现（2） yshc 2016-9-21 0/255 yshc 2016-9-21 22:15
common   Ehternet 1000base-x pcs/pma例化问题 冰封 2016-10-17 0/255 冰封 2016-10-17 22:12
common   Verilog 冰封 2016-11-22 0/255 冰封 2016-11-22 22:00
common   自己编写的模块，EOC是输入引脚，但读不出来 yuchengze 2016-11-24 0/255 yuchengze 2016-11-24 22:42
common   MAX V系列CPLD支持PLL么 冰封 2016-12-21 0/255 冰封 2016-12-21 07:38
common   Quartus II里unused pins怎么设置 冰封 2017-1-9 0/255 冰封 2017-1-9 20:05
common   请教各位高手，帮忙看一下这块FPGA封装表下面的-1和M代表什么意思 冰封 2017-1-9 0/255 冰封 2017-1-9 20:08
common   CycloneII的电源设计 冰封 2017-1-11 0/255 冰封 2017-1-11 23:04
common   基于FPGA的作战系统时统设计之二 冰封 2017-4-25 0/255 冰封 2017-4-25 18:42
common   基于IP集成的RS码+DQPSK系统设计 冰封 2017-6-22 0/255 冰封 2017-6-22 20:10
common   Xilinx FGPA的多重配置功能 best1538 2018-6-20 0/255 best1538 2018-6-20 19:36
common   FPGA滤波器几种舍入方式和误差分析及verilog实现 best1538 2018-6-22 0/255 best1538 2018-6-22 14:49
common   基于eMMC的128路数据采集系统设计 best1538 2018-6-22 0/255 best1538 2018-6-22 14:51
common   以基于赛灵思 FPGA 的硬件加速技术打造高速系统 best1538 2018-8-4 0/255 best1538 2018-8-4 11:03
common   简谈FPGA的上电复位 best1538 2018-9-3 0/255 best1538 2018-9-3 17:01
common   基于FPGA的液晶显示控制器设计 best1538 2018-10-2 0/255 best1538 2018-10-2 11:28
common   5.使用Quartus II软件：基础 附件 苹果也疯狂 2013-6-24 0/254 苹果也疯狂 2013-6-24 10:22
common   10.转换到TimeQuest时序分析器 附件 苹果也疯狂 2013-8-7 0/254 苹果也疯狂 2013-8-7 20:39
common   14.使用Nios II处理器 附件 苹果也疯狂 2013-8-18 0/254 苹果也疯狂 2013-8-18 14:55
common   Xlinx ISE 9.X FPGA_CPLD设计指南（上）.pdf 附件 bingchentiao 2013-11-30 0/254 bingchentiao 2013-11-30 16:03
common   Xlinx ISE 9.X FPGA_CPLD设计指南（下）.pdf 附件 bingchentiao 2013-11-30 0/254 bingchentiao 2013-11-30 16:27
common   夏宇闻老师谈FPGA学习 梦景 2013-12-14 0/254 梦景 2013-12-14 19:17
common   谈谈如何利用FPGA开发板进行ASIC原型开发 pengpengpang 2014-2-25 0/254 pengpengpang 2014-2-25 19:24
common   FPGA时序分析器Timing Analyzer 冰封 2014-8-25 0/254 冰封 2014-8-25 14:50
common   Xilinx PlanAhead 使用方法及心得(1.综述) pengpengpang 2014-9-19 0/254 pengpengpang 2014-9-19 10:50
common   FPGA的基本结构 冰封 2014-9-19 0/254 冰封 2014-9-19 14:01
common   刚刚工作大学生的比看贴！－－让你少奋斗十年！ pengpengpang 2014-11-24 0/254 pengpengpang 2014-11-24 18:59
common   CPLD必学知识_8 附件 冰封 2014-11-30 0/254 冰封 2014-11-30 14:16
common   基于Verilog的100多个例程代码 附件 苹果也疯狂 2014-12-14 0/254 苹果也疯狂 2014-12-14 16:21
common   Xilinx Zynq器件要点（1） pengpengpang 2015-2-26 0/254 pengpengpang 2015-2-26 16:05
common   xilinx各类器件使用DDR内存芯片时的选择 pengpengpang 2015-3-25 0/254 pengpengpang 2015-3-25 11:04
common   基于CPLD实现QPSK调制电路的设计 冰封 2015-12-25 0/254 冰封 2015-12-25 17:43
common   什么是异构多处理系统，为什么需要异构多处理系统？（1） yshc 2016-8-5 0/254 yshc 2016-8-5 10:54
common   基于FPGA产生两个控制脉冲 冰封 2016-8-25 0/254 冰封 2016-8-25 21:56
common   从电路到Verilog | 数字电路设计：有理论、有电路、有代码“三位一体”（4） yshc 2016-9-20 0/254 yshc 2016-9-20 22:01
    类型 排序方式 时间范围    
1 ...640641642643644645646647648649... 664
返回首页 发帖