首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

版块介绍: 讨论关于FPGA和CPLD的相关话题!

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   FPGA的系统架构组成和器件互联问题 yshc 2016-9-21 0/261 yshc 2016-9-21 19:19
common   基于DSP的室内惯性导航系统设计之一 冰封 2017-1-23 0/261 冰封 2017-1-23 18:59
common   19.Nios II处理器:HAL入门 附件 苹果也疯狂 2013-8-27 0/260 苹果也疯狂 2013-8-27 16:38
common   vhdl语言学习 附件 冰封 2014-11-27 0/260 冰封 2014-11-27 22:14
common   CPLD入门教程4.part1 附件 冰封 2014-11-26 0/259 冰封 2014-11-26 19:59
common   verilog实现的UART(带中断、奇偶校验、帧错误)_1 冰封 2014-12-30 0/259 冰封 2014-12-30 20:20
common   分享关于赛灵思数字预失真方案介绍 冰封 2015-1-27 0/259 冰封 2015-1-27 21:54
common   Zynq器件时钟子系统介绍(原创) pengpengpang 2014-8-20 0/258 pengpengpang 2014-8-20 20:55
common   基于proteus的51单片机仿真实例二十九、C语言的switch-case多分支选择语句演示实例 best1538 2018-4-15 0/258 best1538 2018-4-15 10:17
common   cpld教程 附件 冰封 2014-6-29 0/256 冰封 2014-6-29 23:28
common   针对赛灵思ISE工具的verilog编程经验小结 冰封 2015-1-27 0/256 冰封 2015-1-27 21:51
common   19.Nios II处理器:HAL入门 附件 苹果也疯狂 2013-8-27 0/255 苹果也疯狂 2013-8-27 16:42
common   FPGA常犯错误集锦_2 冰封 2014-12-30 0/253 冰封 2014-12-30 21:28
common   VHDL HDL基础 附件 苹果也疯狂 2013-6-17 0/251 苹果也疯狂 2013-6-17 10:04
common   Xlinx ISE 9.X FPGA_CPLD设计指南(上).pdf 附件 bingchentiao 2013-11-30 0/250 bingchentiao 2013-11-30 15:53
common   时序约束与时序分析 附件 冰封 2014-8-28 0/248 冰封 2014-8-28 19:00
common   学习FPGA需要注意的几个重要问题 冰封 2015-1-27 0/248 冰封 2015-1-27 22:06
common   13.SOPC Builder 附件 苹果也疯狂 2013-8-17 0/244 苹果也疯狂 2013-8-17 14:53
common   结合FPGA与DSP的仿人假手控制系统设计(1) yshc 2016-8-5 0/242 yshc 2016-8-5 16:19
common   VHDL HDL基础 附件 苹果也疯狂 2013-6-17 0/241 苹果也疯狂 2013-6-17 09:42
common   CPLD入门教程4.part2 附件 冰封 2014-11-26 0/236 冰封 2014-11-26 19:59
common   学习FPGA verilog编程技巧之-如何写代码减少逻辑单元的使用数量 冰封 2015-1-27 0/235 冰封 2015-1-27 21:50
common   cpld应用.part6 附件 冰封 2014-11-26 0/226 冰封 2014-11-26 20:37
common   19.Nios II处理器:HAL入门 附件 苹果也疯狂 2013-8-27 0/225 苹果也疯狂 2013-8-27 16:35
common   采用赛灵思FPGA 实现可扩展的MIMO 预编码内核(2) yshc 2016-9-20 0/224 yshc 2016-9-20 22:12
    类型 排序方式 时间范围