首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 23642 主题 / 25504 回复 ]

版块介绍: 讨论关于FPGA和CPLD的相关话题!

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   应用Cadence Protium S1,晶晨半导体大幅缩短多媒体SoC软硬件集成时间 yuchengze 2017-12-2 0/49 yuchengze 2017-12-2 18:47
common   华虹宏力与华大九天再联手 国产EDA工具助力IP设计 yuchengze 2017-12-2 0/39 yuchengze 2017-12-2 18:46
common   Vishay新款耐高温IHLP电感器可在民用和工业领域的极端环境中应用 yuchengze 2017-12-2 0/40 yuchengze 2017-12-2 18:44
common   全新Cadence Virtuoso系统设计平台帮助实现IC、封装和电路板无缝集成的设计流程 yuchengze 2017-12-2 0/40 yuchengze 2017-12-2 18:38
common   Cadence针对Palladium Z1仿真平台发布VirtualBridge适配器 yuchengze 2017-12-2 0/39 yuchengze 2017-12-2 18:37
common   Mentor 推出独特端到端 Xpedition 高密度先进封装流程 yuchengze 2017-12-2 0/30 yuchengze 2017-12-2 18:32
common   Synopsys的新超标量ARC HS处理器在高端嵌入式应用领域增强了RISC和DSP性能 yuchengze 2017-12-2 0/34 yuchengze 2017-12-2 17:50
common   Intersil 推出业内首款USB-C降压-升压稳压器 yuchengze 2017-12-2 0/44 yuchengze 2017-12-2 17:45
common   恩智浦发布全球最薄的非接触式芯片模块,大幅提升身份识别的安全性和耐用性 yuchengze 2017-12-2 0/36 yuchengze 2017-12-2 17:42
common   Cadence推出业界首款PCI Express 5.0验证IP 现可供货 yuchengze 2017-12-2 0/41 yuchengze 2017-12-2 17:38
common   平衡芯片互连优化步骤方法 yuchengze 2017-11-22 0/66 yuchengze 2017-11-22 19:38
common   产生高质量芯片:热设计注意事项须知 yuchengze 2017-11-22 0/61 yuchengze 2017-11-22 19:36
common   射频集成电路设计中的常见问题及方案解析 yuchengze 2017-11-22 0/63 yuchengze 2017-11-22 19:34
common   EDA工具提供便携高效设计环境 yuchengze 2017-11-22 0/60 yuchengze 2017-11-22 19:27
common   教你认识如何看懂集成电路的线路图 yuchengze 2017-11-22 0/157 yuchengze 2017-11-22 19:25
common   网络综合布线系统的防磁设计 yuchengze 2017-11-22 0/58 yuchengze 2017-11-22 19:23
common   芯片设计问题须知及设计策略 yuchengze 2017-11-22 0/61 yuchengze 2017-11-22 19:21
common   集成电路的替换方法及原则( yuchengze 2017-11-22 0/63 yuchengze 2017-11-22 19:17
common   电子可靠性工作误区 yuchengze 2017-11-22 0/54 yuchengze 2017-11-22 19:15
common   万用电路板选择和焊接 yuchengze 2017-11-22 0/96 yuchengze 2017-11-22 19:13
common   Cadence PCB设计解决方案 yuchengze 2017-11-22 0/30 yuchengze 2017-11-22 19:10
common   PCB工程师做layout的设计要点 yuchengze 2017-11-22 0/28 yuchengze 2017-11-22 19:09
common   接地问题的问与答 yuchengze 2017-11-22 0/24 yuchengze 2017-11-22 19:07
common   pcb layout初学者如何理解差分信号 yuchengze 2017-11-22 0/30 yuchengze 2017-11-22 19:06
common   vivado使用自带IP核和创建自己定义的IP核 look_w 2017-11-18 0/44 look_w 2017-11-18 15:08
common   vivado的综合与实现策略怎样设置 look_w 2017-11-18 0/52 look_w 2017-11-18 15:07
common   Vivado Logic Analyzer中VIO核的使用 look_w 2017-11-18 0/86 look_w 2017-11-18 15:06
common   异步复位和同步释放电路的详细解释 look_w 2017-11-18 0/45 look_w 2017-11-18 15:05
common   复位最佳方式:异步复位,同步释放 look_w 2017-11-18 0/47 look_w 2017-11-18 15:04
common   Vivado不同版本打开IP核锁定的解决办法 look_w 2017-11-18 0/50 look_w 2017-11-18 15:04
common   点击Vivado的安装程序exe无法安装的解决办法 look_w 2017-11-18 0/45 look_w 2017-11-18 15:01
common   C6678->SRIO和FPGA的通信 look_w 2017-11-18 0/51 look_w 2017-11-18 15:00
common   Vivado防止信号被综合掉的三种方法 look_w 2017-11-18 0/52 look_w 2017-11-18 14:59
common   FPGA加载bit文件可以工作,加载mcs不能工作的原因 look_w 2017-11-18 0/49 look_w 2017-11-18 14:57
common   FPGA中状态机实现需要注意的地方 look_w 2017-11-18 0/29 look_w 2017-11-18 14:56
common   彻底搞懂状态机(一段式、两段式、三段式) look_w 2017-11-18 0/27 look_w 2017-11-18 14:56
common   Verilog有限状态机三段式描述方法 look_w 2017-11-18 0/26 look_w 2017-11-18 14:55
common   FPGA中状态机的稳定性 look_w 2017-11-18 0/29 look_w 2017-11-18 14:54
common   FPGA三段式状态机的思维陷阱 look_w 2017-11-18 0/27 look_w 2017-11-18 14:53
common   altera cyclone器件告别AS下载模式,直接用JTAG配置器件进行编程 look_w 2017-11-16 0/53 look_w 2017-11-16 13:07
    类型 排序方式 时间范围