首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...156157158159160161162163164165... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   FPGA实现的数字密码锁 冰封 2017-1-23 0/381 冰封 2017-1-23 18:52
common   基于千兆网的FPGA多通道数据采集系统设计之二 冰封 2017-1-23 0/489 冰封 2017-1-23 18:51
common   基于千兆网的FPGA多通道数据采集系统设计 冰封 2017-1-23 0/418 冰封 2017-1-23 18:51
common   基于FPGA与PCI总线的并行计算平台设计实现 冰封 2017-1-23 0/403 冰封 2017-1-23 18:50
common   如何用烧录器批量烧录序列码？ 冰封 2017-1-23 0/443 冰封 2017-1-23 18:50
common   两种基于FPGA的软件滤波方法之二 冰封 2017-1-23 0/379 冰封 2017-1-23 18:49
common   两种基于FPGA的软件滤波方法之一 冰封 2017-1-23 0/511 冰封 2017-1-23 18:48
common   实战技巧，Mali GPU编程特性及二维浮点矩阵运算并行优化详解之二 冰封 2017-1-23 0/401 冰封 2017-1-23 18:48
common   实战技巧，Mali GPU编程特性及二维浮点矩阵运算并行优化详解之一 冰封 2017-1-23 0/599 冰封 2017-1-23 18:47
common   如何使用FPGA加速机器学习算法？ 冰封 2017-1-23 0/598 冰封 2017-1-23 18:47
common   如何扩展 FPGA 的工作温度之二 冰封 2017-1-23 0/331 冰封 2017-1-23 18:46
common   如何扩展 FPGA 的工作温度 冰封 2017-1-23 0/499 冰封 2017-1-23 18:45
common   通过FPGA智能调试工具缩短验证时间 冰封 2017-1-23 0/403 冰封 2017-1-23 18:42
common   辰汉举办2016年度苏州嵌入式行业年会，加强产业技术交流 morninghan-001 2017-1-22 0/458 morninghan-001 2017-1-22 09:08
common Icon67 8K月薪的工作 就这么简单的找到 zxopen08 2017-1-21 0/566 zxopen08 2017-1-21 10:14
common   至芯就业班学员，毕业了一起找工作 fpgaw 2017-1-19 1/666 zxopen88 2017-1-19 16:37
common   辰汉 iMX536军规级插件核心板（MH-C536P2） morninghan-001 2017-1-12 0/319 morninghan-001 2017-1-12 08:53
common   AD5933轮询时间问题 冰封 2017-1-11 0/452 冰封 2017-1-11 23:33
common   需要一个VHDL写的汉字轮流显示设计，自己没学好，求助大神 冰封 2017-1-11 0/531 冰封 2017-1-11 23:33
common   自己写的CPLD作为DSP外设读写数据的程序代码，请高手看看哪有问题 冰封 2017-1-11 0/620 冰封 2017-1-11 23:32
common   一个关于xilinx spartan 3e的问题 冰封 2017-1-11 0/321 冰封 2017-1-11 23:31
common   关于基于FPGA的UDP协议问题 冰封 2017-1-11 0/298 冰封 2017-1-11 23:30
common   双DSP通道逻辑切换电路 冰封 2017-1-11 0/319 冰封 2017-1-11 23:29
common   CPLD作为DSP外设读写数据的程序代码 冰封 2017-1-11 0/366 冰封 2017-1-11 23:28
common   头疼啊，求思路 冰封 2017-1-11 0/355 冰封 2017-1-11 23:27
common   逻辑功能出现问题，求助求助 冰封 2017-1-11 0/379 冰封 2017-1-11 23:26
common   如何进行CPLD内部的地址定义 冰封 2017-1-11 0/341 冰封 2017-1-11 23:24
common   FPGA的FIFO USB通信 CY7C68013A 冰封 2017-1-11 0/697 冰封 2017-1-11 23:23
common   基于de1-socl的简单实验设计 冰封 2017-1-11 0/287 冰封 2017-1-11 23:23
common   加法器为什么不能通过编译呢 冰封 2017-1-11 0/319 冰封 2017-1-11 23:22
common   要做个计数器来读取quartus2软件rom的数据，该建十进制还是十六进制 冰封 2017-1-11 0/445 冰封 2017-1-11 23:21
common   altera 的FFT核modelsim仿真错误 冰封 2017-1-11 0/346 冰封 2017-1-11 23:19
common   verilog程序 ise软件编译时出的问题 冰封 2017-1-11 0/356 冰封 2017-1-11 23:19
common   第一次接触关于Verilog 的伪函数，求解释···求解释···求解释 冰封 2017-1-11 0/285 冰封 2017-1-11 23:17
common   串口发送接收程序的波特率仅能在9600下工作，为什么？ 冰封 2017-1-11 0/570 冰封 2017-1-11 23:15
common   关于调试CPCI板卡CPLD的问题，求帮助！ 冰封 2017-1-11 0/308 冰封 2017-1-11 23:14
common   菜鸟求教cpld相关问题 冰封 2017-1-11 0/273 冰封 2017-1-11 23:14
common   求解能不能用stm32的FSMC往FPGA的双口RAM（IP核）中写数据 冰封 2017-1-11 0/312 冰封 2017-1-11 23:13
common   Altera CycloneIII FPGA锁相环问题 冰封 2017-1-11 0/356 冰封 2017-1-11 23:12
common   如何用FPGA测量一个脉冲的宽度 冰封 2017-1-11 0/320 冰封 2017-1-11 23:11
    类型 排序方式 时间范围    
1 ...156157158159160161162163164165... 664
返回首页 发帖