首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...190191192193194195196197198199... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   Quartus ii 13.0的一个小问题 冰封 2016-8-25 0/364 冰封 2016-8-25 21:45
common   Xilinx ISE verilog语言的激励文件不是testbench文件吗？ 冰封 2016-8-25 0/310 冰封 2016-8-25 21:43
common Icon66 FPGA现场可编程门阵列 附件 zxopenwgb 2016-8-25 0/805 zxopenwgb 2016-8-25 11:23
common   FPGA内做定点化除法 冰封 2016-8-24 0/314 冰封 2016-8-24 20:35
common   verilog中for循环中是不是不能模块实例化？ 冰封 2016-8-24 0/566 冰封 2016-8-24 20:35
common   power domain 划分求助 冰封 2016-8-24 0/418 冰封 2016-8-24 20:34
common   NOVAS nLint 设计规则检查工具 冰封 2016-8-24 0/306 冰封 2016-8-24 20:33
common   算法太复杂，用处理器核实现可好 冰封 2016-8-24 0/357 冰封 2016-8-24 20:33
common   Microblaze核串口通信的中断问题 冰封 2016-8-24 0/390 冰封 2016-8-24 20:32
common   关于ADC的采样频率，求解啊 冰封 2016-8-24 0/348 冰封 2016-8-24 20:32
common   请教verilog里变量声明时[7:0]和[0:7]有什么区别呢？ 冰封 2016-8-24 0/309 冰封 2016-8-24 20:31
common   pcie BAR 冰封 2016-8-24 0/355 冰封 2016-8-24 20:30
common 投票 平时在工程设计中 Xilinx的FPGA 常用，还是使用 Altera的FPGA 常用？ 冰封 2016-8-24 0/1410 冰封 2016-8-24 20:30
common   FPGA不复位，就能正常工作 冰封 2016-8-24 0/303 冰封 2016-8-24 20:29
common   FPGA 算法 冰封 2016-8-24 0/309 冰封 2016-8-24 20:28
common   求教PCIE EP是否能够发起对RC的访问 冰封 2016-8-24 0/300 冰封 2016-8-24 20:27
common   谁有FPGA安全性设计指南？？ 冰封 2016-8-24 0/312 冰封 2016-8-24 20:27
common   ModelSim 能不能仿 带有 upf的设计？？？ 冰封 2016-8-24 0/302 冰封 2016-8-24 20:26
common   关于虚假路径的问题 冰封 2016-8-24 0/361 冰封 2016-8-24 20:25
common   FPGA怎么实现加密 冰封 2016-8-24 0/427 冰封 2016-8-24 20:24
common   vim quickfix ncverilog 配置 冰封 2016-8-24 0/292 冰封 2016-8-24 19:53
common   请教一个跨时钟域的后仿问题 冰封 2016-8-24 0/330 冰封 2016-8-24 19:52
common   关于两个SDF文件，还有SDC文件的区别 冰封 2016-8-24 0/859 冰封 2016-8-24 19:50
common   DVE无法打开rtl 冰封 2016-8-24 0/341 冰封 2016-8-24 19:50
common   DC综合各种warning展览 冰封 2016-8-24 0/405 冰封 2016-8-24 19:49
common   FPGA简单双口RAM 冰封 2016-8-24 0/312 冰封 2016-8-24 19:48
common   verilog中for循环中是不是不能模块实例化？ 冰封 2016-8-24 0/458 冰封 2016-8-24 19:47
common   power domain 划分求助 冰封 2016-8-24 0/388 冰封 2016-8-24 19:47
common   Microblaze核串口通信的中断问题 冰封 2016-8-24 0/320 冰封 2016-8-24 19:46
common   异步FIFO为什么使用格雷码 冰封 2016-8-24 0/299 冰封 2016-8-24 19:44
common   关于AXI4总线的学习（转载） 冰封 2016-8-24 0/338 冰封 2016-8-24 19:44
common   DCM使用 冰封 2016-8-24 0/372 冰封 2016-8-24 19:43
common   pcie BAR 冰封 2016-8-24 0/327 冰封 2016-8-24 19:41
common   求教PCIE EP是否能够发起对RC的访问 冰封 2016-8-24 0/352 冰封 2016-8-24 19:41
common   关于虚假路径的问题 冰封 2016-8-24 0/300 冰封 2016-8-24 19:40
common   FPGA怎么实现加密 冰封 2016-8-24 0/379 冰封 2016-8-24 19:39
common   QuartusII不能产生POF文件解决办法 冰封 2016-8-24 0/384 冰封 2016-8-24 19:37
common   各版本NIOS II IDE的 include path设置 冰封 2016-8-24 0/328 冰封 2016-8-24 19:36
common   modelsim中.v和_tb.v文件都编译通过，但无法仿真 冰封 2016-8-24 0/266 冰封 2016-8-24 19:35
common   总线信号如何分别传输多个输入信号？ 冰封 2016-8-24 0/336 冰封 2016-8-24 19:34
    类型 排序方式 时间范围    
1 ...190191192193194195196197198199... 664
返回首页 发帖