首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...208209210211212213214215216217... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   求教EPM240如何实现开关矩阵 冰封 2016-7-13 1/488 zhouxinan 2016-7-14 18:30
common   我想做ns级可调延迟的数字同步脉冲信号,脉宽10us,怎么做啊,求指导? 冰封 2016-7-13 0/301 冰封 2016-7-13 23:31
common   求助，有关VHDL与Verilog中时钟上升沿的判断问题 冰封 2016-7-12 0/380 冰封 2016-7-12 22:39
common   时序约束的认识，欢迎大家前来讨论！！！ 冰封 2016-7-12 0/350 冰封 2016-7-12 22:35
common   verilog 状态机实现SPI接口RAM不稳定，求助！--1（接上一篇） 冰封 2016-7-12 0/326 冰封 2016-7-12 22:34
common   verilog 状态机实现SPI接口RAM不稳定，求助！--1（字数限制其余代码放到下一文章） 冰封 2016-7-12 0/561 冰封 2016-7-12 22:33
common   发一个我写的DDS芯片AD9833，请大家指正交流 附件 冰封 2016-7-12 0/449 冰封 2016-7-12 22:14
common   分享《深入浅出玩转FPGA视频学习课程特权同学35讲全[wmv] 冰封 2016-7-12 0/454 冰封 2016-7-12 21:49
common   时序约束就是 改变 逻辑器件和连线的在FPGA上的位置？ 冰封 2016-7-12 0/314 冰封 2016-7-12 21:46
common   VGA是模拟输出口，我用FPGA做的话还要D/A转换？ 冰封 2016-7-12 0/352 冰封 2016-7-12 21:45
common   请教如何将输入的信号电压限制+5/-5V之间 冰封 2016-7-12 0/345 冰封 2016-7-12 21:43
common   个人感觉VHDL比verilog好用，你觉得呢 冰封 2016-7-12 1/335 zhouxinan 2016-7-12 21:08
common   请教关于FPGA输出25k方波信号“过冲”的问题 图片附件 冰封 2016-7-12 1/531 zhouxinan 2016-7-12 21:07
common   FPGA和单片机的对比的疑惑？ 冰封 2016-7-12 0/381 冰封 2016-7-12 20:49
common   请问：DDR3误码率怎么测？ 冰封 2016-7-9 1/560 zhouxinan 2016-7-9 23:09
common   如何使用FPGA加速机器学习算法？ 冰封 2016-7-9 1/530 zhouxinan 2016-7-9 23:08
common   FPGA设计风格经验谈 冰封 2016-7-9 1/472 zhouxinan 2016-7-9 23:07
common   pll倍频信号不正常 冰封 2016-7-9 0/277 冰封 2016-7-9 16:12
common   Verilog实现勾股定理 冰封 2016-7-9 0/289 冰封 2016-7-9 16:08
common   高性能3U PXIE信号处理平台 冰封 2016-7-9 0/306 冰封 2016-7-9 16:07
common   Vivado错误请教 冰封 2016-7-9 0/400 冰封 2016-7-9 16:06
common   FPGA访问同步SRAM与异步SRAM有什么区别吗？ 冰封 2016-7-9 0/387 冰封 2016-7-9 16:05
common   例化选择特定的几位输出遇到的问题 冰封 2016-7-9 0/429 冰封 2016-7-9 16:04
common   Xilinx ISE 调用PLL 冰封 2016-7-5 1/316 yuyang911220 2016-7-7 21:47
common   什么是异构多处理系统，为什么需要异构多处理系统？ yshc 2016-7-3 1/405 yuyang911220 2016-7-7 21:22
common   如何扩展 FPGA 的工作温度 yshc 2016-7-3 1/361 yuyang911220 2016-7-7 21:21
common   震撼！MCU+FPGA，引发电机控制革命！ yshc 2016-7-3 1/349 冰封 2016-7-7 21:11
common   DSP28XX与DSP67XX系列的区别 yshc 2016-7-3 2/356 冰封 2016-7-7 21:10
common   智能网关让工厂更智能 yshc 2016-7-3 2/581 冰封 2016-7-7 21:08
common   求助：关于fpga写1602 yshc 2016-7-3 1/307 yuyang911220 2016-7-6 20:21
common   Flash编程选项 mywork 2016-7-6 1/453 neverstop 2016-7-6 19:59
common   什么是内部零引脚振荡器 mywork 2016-7-6 1/415 neverstop 2016-7-6 19:58
common   基于PLL的时钟模块 mywork 2016-7-6 1/372 neverstop 2016-7-6 19:58
common   控制律加速器 mywork 2016-7-6 1/477 neverstop 2016-7-6 19:57
common   控制律加速器流水线队列 mywork 2016-7-6 1/535 neverstop 2016-7-6 19:57
common   CPU中断标志寄存器 mywork 2016-7-6 1/395 neverstop 2016-7-6 19:56
common   CPU中断使能寄存器 mywork 2016-7-6 1/379 neverstop 2016-7-6 19:56
common   视频拼接技术 myplan 2016-7-6 1/460 mywork 2016-7-6 19:49
common   什么是图像拼接技术？ mywork 2016-7-6 1/431 mywork 2016-7-6 19:48
common   数字图像处理(Digital Image Processing myplan 2016-7-6 1/354 mywork 2016-7-6 19:47
    类型 排序方式 时间范围    
1 ...208209210211212213214215216217... 664
返回首页 发帖