首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

12345678910... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   利用FPGA实现原型板原理图的验证 best1538 2019-5-11 0/792 best1538 2019-5-11 10:12
common   用FPGA动态探头与数字VSA对DSP设计实时分析 best1538 2019-5-11 0/716 best1538 2019-5-11 10:11
common   FPGA异步时钟设计中的同步策略 best1538 2019-5-11 0/748 best1538 2019-5-11 10:09
common   直扩OQPSK系统载波跟踪的设计及FPGA实现 best1538 2019-5-11 0/732 best1538 2019-5-11 10:08
common   基于FPGA的数字示波器设计 best1538 2019-5-11 0/742 best1538 2019-5-11 10:08
common   FPGA一体化高级设计方法 best1538 2019-5-11 0/759 best1538 2019-5-11 10:07
common   基于层次型AdaBoost检测算法的快速人脸检测在FPGA上的实现 best1538 2019-5-11 0/680 best1538 2019-5-11 10:06
common   具有多个电压轨的FPGA和DSP电源设计实例（2） best1538 2019-5-11 0/672 best1538 2019-5-11 10:05
common   具有多个电压轨的FPGA和DSP电源设计实例 best1538 2019-5-11 0/687 best1538 2019-5-11 10:04
common   FPGA DCM时钟管理单元的理解 best1538 2019-5-11 0/665 best1538 2019-5-11 10:03
common   LabVIEW FPGA模块实现FIFO深度设定 best1538 2019-5-11 0/699 best1538 2019-5-11 10:03
common   基于ASIC+FPGA的IPv6路由器PoS接口设计 best1538 2019-5-11 0/657 best1538 2019-5-11 10:01
common   Vivado 高层次综合 best1538 2019-5-11 0/712 best1538 2019-5-11 10:00
common   基于DSP和赛灵思Spartan-6的SDR系统实现 best1538 2019-5-11 0/704 best1538 2019-5-11 09:57
common   利用PCI局部总线实现BIade Server的数据交换 best1538 2019-5-11 0/724 best1538 2019-5-11 09:56
common   Avnet Spartan-6 FPGA马达控制开发方案(AES－FMC－MC1－G) best1538 2019-5-11 0/741 best1538 2019-5-11 09:54
common   基于DSP+FPGA协处理架构的无线子系统设计 best1538 2019-5-11 0/698 best1538 2019-5-11 09:53
common   基于FPGA的激光陀螺信号高速精确解调系统 best1538 2019-5-7 0/759 best1538 2019-5-7 12:14
common   利用并行FFT实现GHz级FPGA信号处理（2） best1538 2019-5-7 0/730 best1538 2019-5-7 12:13
common   利用并行FFT实现GHz级FPGA信号处理 best1538 2019-5-7 0/712 best1538 2019-5-7 12:13
common   在硬件设计中采用FPGA的基本要点 best1538 2019-5-7 0/677 best1538 2019-5-7 12:12
common   在硬件设计中采用FPGA的基本要点（3） best1538 2019-5-7 0/745 best1538 2019-5-7 12:11
common   在硬件设计中采用FPGA的基本要点（2） best1538 2019-5-7 0/739 best1538 2019-5-7 12:11
common   在硬件设计中采用FPGA的基本要点 best1538 2019-5-7 0/735 best1538 2019-5-7 12:10
common   调试高速存储器 best1538 2019-5-7 0/719 best1538 2019-5-7 12:09
common   Xilinx PCI Express核总线接口设计与实现 best1538 2019-5-7 0/786 best1538 2019-5-7 12:07
common   使用ZYNQ-7000 AP SOC和FREERTOS设计视频流系统 best1538 2019-5-7 0/703 best1538 2019-5-7 12:07
common   面向ZYNQ-7000 All Programmable SOC的硬件在环路（HIL）仿真 best1538 2019-5-7 0/724 best1538 2019-5-7 12:06
common   Xilinx在竞争中脱颖而出 best1538 2019-5-7 0/658 best1538 2019-5-7 12:05
common   FPGA 101-如何配置您的Zynq SoC裸机解决方案（2） best1538 2019-5-7 0/730 best1538 2019-5-7 12:04
common   FPGA 101-如何配置您的Zynq SoC裸机解决方案 best1538 2019-5-7 0/759 best1538 2019-5-7 12:03
common   您的系统时间准确吗？ best1538 2019-5-7 0/710 best1538 2019-5-7 12:02
common   使用赛灵思的功耗估计器和功耗分析器工具 best1538 2019-5-7 0/707 best1538 2019-5-7 12:00
common   把握赛灵思FPGA中的主要时钟资源 best1538 2019-5-7 0/747 best1538 2019-5-7 11:59
common   赛灵思高层次综合工具加速FPGA设计（2） best1538 2019-5-7 0/717 best1538 2019-5-7 11:59
common   赛灵思高层次综合工具加速FPGA设计 best1538 2019-5-7 0/715 best1538 2019-5-7 11:58
common   用OpenCV和Vivado HLS加速基于Zynq SoC的嵌入式视觉应用开发 best1538 2019-5-7 0/775 best1538 2019-5-7 11:57
common   Vivado HLS 简化浮点PID控制器（2） best1538 2019-5-7 0/748 best1538 2019-5-7 11:56
common   Vivado HLS 简化浮点PID控制器设计 best1538 2019-5-7 0/733 best1538 2019-5-7 11:55
common   如何在FPGA 中实现状态机 best1538 2019-5-7 0/782 best1538 2019-5-7 11:53
    类型 排序方式 时间范围    
12345678910... 664
返回首页 发帖