首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 26527 主题 / 25683 回复 ]

收藏 RSS精华

版块介绍: 讨论关于FPGA和CPLD的相关话题！

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

1 ...313314315316317318319320321322... 664
返回首页 发帖

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   用CPLD和Flash实现FPGA配置（2） yuyang911220 2015-1-22 0/436 yuyang911220 2015-1-22 13:16
common   用CPLD和Flash实现FPGA配置 yuyang911220 2015-1-22 0/505 yuyang911220 2015-1-22 13:16
common   FPGA/CPLD的使用 yuyang911220 2015-1-22 0/486 yuyang911220 2015-1-22 13:15
common   一种基于FPGA实现的全数字锁相环-pll倍频 200 yuyang911220 2015-1-22 0/460 yuyang911220 2015-1-22 13:11
common   混合模式时钟管理器及PLL - FPGA设计（2） yuyang911220 2015-1-22 0/387 yuyang911220 2015-1-22 13:10
common   混合模式时钟管理器及PLL - FPGA设计 yuyang911220 2015-1-22 0/329 yuyang911220 2015-1-22 13:09
common   Xilinx FPGA普通IO作PLL时钟输入 yuyang911220 2015-1-22 0/484 yuyang911220 2015-1-22 13:09
common   关于FPGA的全局时钟网络和PLL yuyang911220 2015-1-22 0/566 yuyang911220 2015-1-22 13:06
common   一个例子说明FPGA中PLL的重要性 yuyang911220 2015-1-22 0/386 yuyang911220 2015-1-22 13:05
common   赛灵思FPGA全局时钟网络结构详解（2） yuyang911220 2015-1-22 0/350 yuyang911220 2015-1-22 13:03
common   赛灵思FPGA全局时钟网络结构详解 yuyang911220 2015-1-22 0/366 yuyang911220 2015-1-22 13:02
common   一种FPGA时钟信号自激产生的方法（2） yuyang911220 2015-1-22 0/366 yuyang911220 2015-1-22 13:01
common   一种FPGA时钟信号自激产生的方法 yuyang911220 2015-1-22 0/404 yuyang911220 2015-1-22 13:01
common   基于FPGA的跨时钟域信号处理(2) yuyang911220 2015-1-22 0/349 yuyang911220 2015-1-22 13:00
common   基于FPGA的跨时钟域信号处理 yuyang911220 2015-1-22 0/335 yuyang911220 2015-1-22 12:59
common   FPGA设计小Tips：如何正确使用FPGA的时钟资源（3） yuyang911220 2015-1-22 0/363 yuyang911220 2015-1-22 12:58
common   FPGA设计小Tips：如何正确使用FPGA的时钟资源（2） yuyang911220 2015-1-22 0/361 yuyang911220 2015-1-22 12:58
common   FPGA设计小Tips：如何正确使用FPGA的时钟资源 yuyang911220 2015-1-22 0/380 yuyang911220 2015-1-22 12:56
common   FPGA的时钟和复位 yuyang911220 2015-1-22 0/373 yuyang911220 2015-1-22 12:56
common   数字中频正交采样及其FPGA实现 pengpengpang 2015-1-21 0/436 pengpengpang 2015-1-21 20:37
common   FPGA设计的验证技术及应用原则 pengpengpang 2015-1-21 0/436 pengpengpang 2015-1-21 20:37
common   十问赛灵思内置28Gbps收发器的Virtex-7 HT系列 pengpengpang 2015-1-21 0/486 pengpengpang 2015-1-21 20:36
common   基于赛灵思（xilinx）Virtex-5的音视频监视系统设计 pengpengpang 2015-1-21 0/354 pengpengpang 2015-1-21 20:36
common   RocketIO及其在高速数据传输中的应用 pengpengpang 2015-1-21 0/388 pengpengpang 2015-1-21 20:35
common   基于赛灵思FPGA的高速通信系统研究 pengpengpang 2015-1-21 0/587 pengpengpang 2015-1-21 20:35
common   微处理器MicroBlaze在雷达系统中的应用 pengpengpang 2015-1-21 0/389 pengpengpang 2015-1-21 20:34
common   增速12倍！以可编程方式打造加密引擎性能卓越 pengpengpang 2015-1-21 0/316 pengpengpang 2015-1-21 20:34
common   以可编程方式打造更完美加密引擎 pengpengpang 2015-1-21 0/442 pengpengpang 2015-1-21 20:33
common   赛灵思Virtex-5 FPGA力助LTE仿真器 pengpengpang 2015-1-21 0/478 pengpengpang 2015-1-21 20:33
common   手把手课堂:赛灵思FPGA设计时序约束指南 pengpengpang 2015-1-21 0/588 pengpengpang 2015-1-21 20:26
common   使用多MicroBlaze微处理器简化 实时汽车系统中的集成工作 pengpengpang 2015-1-21 0/560 pengpengpang 2015-1-21 20:26
common   高速环境下的状态机设计和优化技巧 pengpengpang 2015-1-21 0/593 pengpengpang 2015-1-21 20:25
common   基于FPGA的时序及同步设计 pengpengpang 2015-1-21 0/429 pengpengpang 2015-1-21 20:24
common   如何发现并解决FPGA设计中的时序问题 pengpengpang 2015-1-21 0/352 pengpengpang 2015-1-21 20:24
common   赛灵思（Xilinx ）FPGA设计约束的分类 pengpengpang 2015-1-21 0/358 pengpengpang 2015-1-21 20:23
common   采用FPGA协处理器实现算法加速的技巧 pengpengpang 2015-1-21 0/362 pengpengpang 2015-1-21 20:22
common   基于赛灵思Virtex-5 FPGA的LTE仿真器实现 pengpengpang 2015-1-21 0/377 pengpengpang 2015-1-21 20:22
common   基于赛灵思Virtex2 Pro FPGA 的一种多码率LDPC 码编码器的设计与实现 pengpengpang 2015-1-21 0/477 pengpengpang 2015-1-21 20:21
common   多用户检测中匹配滤波器的研究与FPGA实现 pengpengpang 2015-1-21 0/599 pengpengpang 2015-1-21 20:21
common   基于FPGA的恒温晶振频率校准系统的设计 pengpengpang 2015-1-21 0/477 pengpengpang 2015-1-21 20:19
    类型 排序方式 时间范围    
1 ...313314315316317318319320321322... 664
返回首页 发帖