首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

FPGA/CPLD可编程逻辑

[ 25296 主题 / 25561 回复 ]

版块介绍: 讨论关于FPGA和CPLD的相关话题!

版主: boyfly, stone133, flanix, bydxdtcdj, 电子狂热, xcx_hust, benbenfei, AndyLee008

FPGA/CPLD可编程逻辑

    标题 作者 回复/查看 最后发表
common   FPGA与”数“的问题 1 yshc 2018-11-20 0/30 yshc 2018-11-20 19:18
common   cic滤波器的FPGA实现 2 yshc 2018-11-20 0/29 yshc 2018-11-20 19:16
common   cic滤波器的FPGA实现 1 yshc 2018-11-20 0/31 yshc 2018-11-20 19:15
common   浅谈FPGA学习之始于足下(转) yshc 2018-11-20 0/31 yshc 2018-11-20 19:14
common   FPGA 片内RAM实例之chipscope在线调试 yshc 2018-11-20 0/35 yshc 2018-11-20 19:13
common   小梅哥FPGA学习笔记之Altera FPGA使用JIC文件配置固化教程 yshc 2018-11-20 0/32 yshc 2018-11-20 19:11
common   同verilog实现输入信号的四倍插值 yshc 2018-11-20 0/32 yshc 2018-11-20 19:10
common   3级积分器的verilog实现 yshc 2018-11-20 0/22 yshc 2018-11-20 19:09
common   小梅哥和你一起深入学习FPGA之Verilog HDL基础语法讲解之模块代码基本结构 yshc 2018-11-20 0/23 yshc 2018-11-20 19:08
common   小梅哥FPGA学习笔记之Verilog语法基础讲解之参数化设计 2 yshc 2018-11-19 0/36 yshc 2018-11-19 18:36
common   小梅哥FPGA学习笔记之Verilog语法基础讲解之参数化设计 1 yshc 2018-11-19 0/21 yshc 2018-11-19 18:35
common   小梅哥FPGA学习笔记之将sof文件和NIOS II的elf固件合并为jic文件 3 yshc 2018-11-19 0/19 yshc 2018-11-19 18:34
common   小梅哥FPGA学习笔记之将sof文件和NIOS II的elf固件合并为jic文件 2 yshc 2018-11-19 0/18 yshc 2018-11-19 18:33
common   小梅哥FPGA学习笔记之将sof文件和NIOS II的elf固件合并为jic文件 1 yshc 2018-11-19 0/16 yshc 2018-11-19 18:32
common   FPGA学习经验总结之二:AXI4-Stream协议 yshc 2018-11-19 0/18 yshc 2018-11-19 18:32
common   vavido2014.1和Modelsim10.1c联合仿真 2 yshc 2018-11-19 0/18 yshc 2018-11-19 18:30
common   vavido2014.1和Modelsim10.1c联合仿真 1 yshc 2018-11-19 0/18 yshc 2018-11-19 18:30
common   建立第一个工程--启航篇(基于Vivado2014.1) yshc 2018-11-19 0/17 yshc 2018-11-19 18:29
common   移位寄存器与串并转换 1 yshc 2018-11-19 0/19 yshc 2018-11-19 18:28
common   状态机2--两段式状态机 yshc 2018-11-19 0/3 yshc 2018-11-19 18:28
common   状态机1--序列检测器 2 yshc 2018-11-19 0/3 yshc 2018-11-19 18:27
common   状态机1--序列检测器 1 yshc 2018-11-19 0/3 yshc 2018-11-19 18:26
common   复习verilog的基本语法及modelsim功能仿真 yshc 2018-11-19 0/2 yshc 2018-11-19 18:25
common   FPGA学习经验总结之一:AXI4协议 2 yshc 2018-11-19 0/12 yshc 2018-11-19 18:24
common   FPGA学习经验总结之一:AXI4协议 1 yshc 2018-11-19 0/4 yshc 2018-11-19 18:24
common   通过脚本直接生成JIC文件的方法 yshc 2018-11-19 0/1 yshc 2018-11-19 18:23
common   FPGA 片内FIFO实例之功能概述 yshc 2018-11-19 0/2 yshc 2018-11-19 18:22
common   (转)FPGA牛人给FPGA初学者入门留下的几点心得体会 yshc 2018-11-19 0/7 yshc 2018-11-19 18:22
common   FPGA 片内FIFO实例之FIFO配置 yshc 2018-11-19 0/2 yshc 2018-11-19 18:20
common   FPGA内FIFO实例之功能仿真 yshc 2018-11-19 0/2 yshc 2018-11-19 18:19
common   我的过去三年——电子工程学起步(转) yshc 2018-11-19 0/4 yshc 2018-11-19 18:19
common   FPGA 片内FIFO实例之chipscope在线调试 yshc 2018-11-19 0/3 yshc 2018-11-19 18:18
common   显示路径延时的方法 2 yshc 2018-11-19 0/3 yshc 2018-11-19 18:18
common   显示路径延时的方法 1 yshc 2018-11-19 0/5 yshc 2018-11-19 18:16
common   FPGA 片内异步FIFO实例之功能概述 yshc 2018-11-19 0/3 yshc 2018-11-19 18:15
common   Xilinx FPGA入门连载56:FPGA 片内异步FIFO实例之FIFO配置 yshc 2018-11-19 0/2 yshc 2018-11-19 18:15
common   FPGA 片内异步FIFO实例之chipscope在线调试 yshc 2018-11-19 0/2 yshc 2018-11-19 18:14
common   MAX 10 Odyssay board简析 yshc 2018-11-19 0/2 yshc 2018-11-19 18:13
common   FPGA 片内ROM FIFO RAM联合实例之功能概述 yshc 2018-11-19 0/4 yshc 2018-11-19 18:13
common   FPGA 片内ROM FIFO RAM联合实例之功能仿真 yshc 2018-11-19 0/5 yshc 2018-11-19 18:12
    类型 排序方式 时间范围