探讨CPLD设计方法，给新手一些经验介绍 CPLD, 新手, 经验, 探讨, 设计

tdxuechao

大家讨论的CPLD设计方法主要是采用VHDL语言的方法，但是如果选用MAXPLUS2的编译软件，那么AHDL就支持得更佳了，但是如果选用原理图方法来进行逻辑描述，发现上手很快而且出现问题也能够较快、较好的找到原因。不知道使用VHDL语言进行程序设计有什么优势？

VHDL 和 verilog HDL 几乎是每种可变成器件的操作平台都支持，故其移植性强，如以前用ALTERA的现在要改用XILINX就可以不需要重写程序，只要编译一下就行了，AHDL却不可以的

tdxuechao

MAXPLUS2里面有很多现成的原理图库文件，使用原理图设计过程中非常受益，
也是提高设计效率的得力助手，那么如果采用VHDL语言设计起来，能否得到这
方面的支持。

rainmaker

使用HDL设计FPGA/CPLD的优点是：可以支持top-down，bottom-up或二者混合的开发方式。HDL设计层次可以很丰富，可重用性也好，容易进行功能验证，且与平台无关。无特殊情况，建议只用VHDL或Verilog开发，因为它们被IEEE规范，是标准，EDA工具都广泛支持。不过，综合工具通常都只支持部分HDL（HDL的初衷是用来描述而不是设计硬件的）。

dsp_zfg

任何一种语言只要深入点学习都可以完成相应的工作的，我认为，没有必要讨论
那种语言的优劣性。

lhh3920703

请问原理图库在哪我怎么不知道呢？请指点，谢谢了。

lhh3920703

请问原理图库在哪我怎么不知道呢？请指点，谢谢了。

lhh3920703

请问原理图库在哪我怎么不知道呢？请指点，谢谢了。lhh3920703@sohu.com这是我的油箱。