求助:从ORCDD转NETLIST进ALLEGRO
|
- UID
- 115507
- 性别
- 男
|
求助:从ORCDD转NETLIST进ALLEGRO
| 本人对于ALLEGRO是个新手,学习了几天,,用ORCAD做好原理图,但就是怎么样也导不进ALLEGRO,请问能有详细的方法说明吗?比如做原理图时要注意什么,元件封装要注意什么,等等.我用的是ALLEGRO 15.2的 |
|
|
|
|
|
|
- UID
- 85745
- 性别
- 男
|
这是最难的一步，好多人学到这就打退堂鼓。
我第一次学的时候用了两个元件，导入到Allegro中。
我也走了不少弯路，看着教程，慢慢来，一定会成功的。
1.要在ORCAD中成功导出netlist ,有三个*.dat的文件。
2.在Allegro PCB中做了一个板外框和放元件区，导入Logic。
3.如果没问题，log文件最后五行如下:
No error detected
No oversight detected
No warning detected
cpu time 0:04:10
elapsed time 0:00:01
若在操作中有什么具体问题，欢迎发贴！ |
|
我是主持人，煸情功夫一流。我是工程师，刻苦学习一生。我是海王星，透明蓝色一体。因为有了你，我就一通百通。 |
|
|
|
|
|
|
- UID
- 130636
- 性别
- 男
|
斑竹能否说详细一点
有三个*.dat的文件什么意思呀
导入Logic之后，怎么办呢
感谢
|
|
|
|
|
|
|
- UID
- 142092
- 性别
- 女
|
我以前刚用Allegro的时候也遇到过这样的问题。一通前辈说的很对，根据我亲身经验还可以从几个方面考虑：
生成网表的过程中会产生三个*.dat的文件，可以用UE打开来看，上边会显示问题出在哪里。
如果原理图有一小点的错误的话，网表也是到不进来的。
还有可能是元器件在Allegro中的封装不存在，这样也不会成功。 |
|
|
|
|
|
|
- UID
- 108665
- 性别
- 男
|
| 我学习也是从几个电阻慢慢来做进去的.一通大哥的经验真的不错. |
|
|
|
|
|
|
- UID
- 149046
- 性别
- 男
|
嗯，经验就是一点一点积累起来的！其实，没什么难不难的，只要用心都是可以的 |
|
|
|
|
|
|
- UID
- 149929
- 性别
- 男
|
|
|
|
|
|
