关于ram的读时序 仿真, 好心人, block, 源代码, 项目

helieqi

第一次发帖，希望好心人帮帮忙啊
因为项目中，参考源代码是调用xilinx的库元件：RAMB16_S18_S18，就是一个双口block ram（只是读），要换成本人用的altera中的双口rom（也是库元件）。仿真后，发现altera中rom的读时序会延时两个时钟周期，跟http://blog.c114.net/html/15/562315-77093.html描述的一样。因为没弄过xilinx的双口block ram，不知是否读时序也如此。另外，想知道xilinx中的双口block ram初始化的具体方法，http://www.xilinx.com/itp/xilinx5/data/docs/lib/lib0372_356.html#wp1001394中描述每次都存放256位的值，那对应的0、1、2.....地址的对应数据是什么，谢谢大家给这两个问题的建议，谢谢。