电磁总线的抗干扰措施 泄漏, 芯片, 存储器, 高电平, 缓冲器

pcbonba

1)采用三态门式的总线提高抗干扰能力。由于DSP总线的直流负载能力有限，如果不够，就需要通过缓冲器再与芯片相连接；
(2)总线上数据冲突的防止措施：CPU与随机存储器的连接是由总线收发器通过内部双向数据总线实现的，内部数据总线上会在某瞬间产生冲突，解决方法是缩小随机存储器存取数据的时间即缩小选通时间；
(3)克服总线上瞬间不稳定的措施：当两个相位相反的控制信号在时间上存在偏差时，一个由低电平变为高电平，而另一个还来不及由高电平变为低电平，两个均是高阻状态，这一瞬间如果总线的负载是TTL电路，他将因自身的泄漏电流使总线电压不稳定；若负载全是CMOS或NMOS，则有几百兆欧的断开状态，很容易耦合干扰。用上拉电阻连接到电源，使总线在此瞬间处于高电位，这样增强了总线的抗干扰能力。其上拉电阻常选择1Ω。