首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

用CPLD做加法器或除法器合适吗？

金牌会员

Rank: 6Rank: 6

UID
123043 
性别
男 
1#
打印
tT
bjxiong发表于 2005-11-4 09:32 | 只看该作者

用CPLD做加法器或除法器合适吗？

除法器, CPLD
欢迎大家讨论！我尝试了用ATERAL公司的CPLD芯片MAX7000S系列来做一个16位的除法器，或做个加法器，但是只一个就用完了这个系列容量最大的那款（512），各位能帮忙推荐一款比较好的芯片或是CPLD根本就不适合来做这样的运算？
收藏 分享 评分
想看更多的东西？来我的博客,精彩多多！ http://blog.eccn.com/u/bjxiong/index.htm
回复 引用

订阅 TOP

论坛元老

Rank: 8Rank: 8

UID
79720 
性别
男 
2#
kzw发表于 2005-11-4 09:44 | 只看该作者
加除法本来就比较耗逻辑，但也和你的编写方法有关，内部没有专门的单元，可以考虑用fpga。
在交流中前进，共同实现nios的应用。
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
123109 
性别
男 
3#
jjkjjk发表于 2005-11-7 10:17 | 只看该作者
CPLD 做通用除法器基本不怎么可能
回复 引用

TOP

返回列表