问一个FPGA和cpld时钟的问题？[求助]

注册会员

Rank: 2

UID: 19099
性别: 男

1^#

打印

字体大小: tT

xiongguisheng发表于 2005-11-4 10:09 | 只看该作者

问一个FPGA和cpld时钟的问题？[求助]

时钟, FPGA, cpld, 求助

fpga和cpld的时钟非常的快！但是我看ALTETA的器件没有关于它器件的
上限频率的说明，那么他们的极限频率是无限的吗？还是我没能看明白他的DATESHEET，具体说明一下我的问题;比如说，我用10M的晶震，fpga的工作频率是不是就是10M呢，cpld是不是也就是10M呢，如果我需要100M怎么办呢？请大家指点一下！

收藏分享评分

回复引用

订阅 TOP

贵宾

Rank: 2

UID: 116449
性别: 男

2^#

zhiyuh发表于 2005-11-4 10:13 | 只看该作者

datasheet里面有关于各个器件极限频率的限制的
CPLD好像没有PLL模块，可以考虑用FPGA，里面可以用PLL

www.5iFPGA.com

回复引用

TOP

返回列表