|
- UID
- 81104
- 性别
- 男
|
问题1:我们现在想使用其Viterbi、RS和Turbo码的Core，不知道使用资源如何，哪位大侠有过使用经历的话，能否提供点经验，谢谢！
回答1:看看他们的datasheet吧，大多有资源使用的评估报告可以参考不同的器件不同的参数下，资源使用情况
回答2:XILINX 的RS ENCODER/DECODER目前版本5.0和5.1,VITERBI是5.0,我用过一下,功能比较全,也比较稳定,感觉可以用于实际工程.关于VITERBI,我在DSP论坛有一些介绍,可以看看.至于TURBO码的IP.XILINX提供的是基于3GPP/3GPP2的TCC码(非通用TURBO码),目前版本1.0,用的人少一些.
XILINX的VITERBI+RS+INTERLEAVER构成的级联码,其编码增益比TURBO码略低一些,但更成熟,,译码延迟小,资源消耗也较小.在大多数情况下可代替TURBO码.
问题2:看了一下viterbi和RS的Core，里面对于不同的码率是通过每个Core的内部设置来完成的而不是外部控制完成的，这也就意味着，每一种码率的解码都必须使用一个单独的CORE，如果RS有5种码率，那么就得放5个Core在里面，如果Viterbi和RS 及联的话，那么这种组合就更多了，不知道我说的对不对，如果真是这样的话，那么我的FPGA资源可就不够用了，能不能有别的方法像专用芯片（如Q1900）那样通过外部配置使用一个Core就能完成不同码率的解码
回答:XILINX VITERBI的码率(N,K)的确是通过Core的内部来设置的,不过内部支持双译码,也就是说可以内置两种码率.至于RS DECODER(V5.1),编码后的数据包(N)是可以外部设置的(K不能变).这样对多种码率的译码会好一些.当然想用较小的资源彻底解决多种码率译码的问题,可以用外部CPU根据需要加载不同的译码器BIT文件.
问题3:我看了一下ViterbiCOre 的介绍，它要求的是外部输入IQ两路软输入，然后将两路信号按照1和-1的两个值来进行判决的，如果我是从QAM来的信号也是IQ两路，（就拿16QAM来说吧）但是每路的判决值是+-1和+-3四个值了，这个对于Viterbi的IPCore 是如何解决的呢，之前需要什么样的映射吗？
回答:涉及到符号映射的问题,信道编码(RS,卷积)和各种调制器都存在一个符号映射的关系,比如1/2的卷积编码和16QAM,两个原始数据经过编码变成四个数据,然后在映射到16QAM的一个点上.译码过程与之相反,16QAM解调输出的每四个数据需要分成两个两路数据(编码映射的反过程),再送入VB.可通过VB的BER OUT来判决VB的同步情况. |
|
