首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

综合约束的问题

高级会员

Rank: 4

UID
116133 
性别
男 
1#
打印
tT
maeleton1发表于 2005-11-7 09:51 | 只看该作者

综合约束的问题

时钟, 频率
请问在综合工具里的频率一栏里的频率是哪个频率啊？是自己设计需要的时钟频率啊还是FPGA能达到的工作频率啊？比方说在设计中我需要我的时钟是6MHZ，需用有源时钟晶体24MHZ来分频得到它。那我在设置频率约束时的SYNPLIFY中的界面中的FRENCENCY中设置哪个值啊？谢谢赐教！
收藏 分享 评分
回复 引用

订阅 TOP

中级会员

Rank: 3Rank: 3

UID
123108 
性别
男 
2#
xlnxfpga发表于 2005-11-8 16:46 | 只看该作者
约束当然是指你设计逻辑具体要达到的频率，跟你外部的晶振没有关系。
回复 引用

TOP

返回列表