请教vhdl语言的问题 vhdl, 语言, 请教

sahhas

书上有下面一段代码

entity ll is
 port(clkut bit);
end ll;
architecture behave of ll is
 begin
  pa:process
   begin
    wait for 100 ns;
     clk<='0';
    wait for 100 ns;
     clk<='1';
  end process pa;
end behave;
但是编译时说不支持，我的max+plusII是10.0baseline

boyfly

出错时，都会有提示，因为我现在没有maxplus，所以不能具体知道怎么回事，不过最好加上库

这是仿真用的  你要干什么呀？

sahhas

bit类型不是不用库吗？
就是想用max+plusII编译一下看看，我刚刚学习vhdl语言，请高手指教。