首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

关于CPLD时延的问题

注册会员

Rank: 2

UID
126140 
性别
男 
1#
打印
tT
pbc8272发表于 2005-11-26 16:54 | 只看该作者

关于CPLD时延的问题

CPLD

关于CPLD时延的问题

`timescale 10ns/10ns

........

assign #50 clk=~clk;

........

为什么综合的时候会提示:WARNING:Xst:916 - lcd1119.v line 49: Delay is ignored for synthesis.

#50的延时究竟与什么有关?请高手赐教//

收藏 分享 评分
回复 引用

订阅 TOP

金牌会员

Rank: 6Rank: 6

UID
72852 
性别
男 
2#
boyfly发表于 2005-11-28 12:47 | 只看该作者
延时是为了方针用的，不能综合
我是天堂的使者，向我倾诉吧
回复 引用

TOP

返回列表