|
- UID
- 853034
|
来源:中国IT实验室
http://www.hampoo.com
1 引言
随着IC工艺的提高，从几百兆赫到几千兆赫的处理器已经非常普及，以往的低速PCB设计方法已完全不能满足日益增长信息化发展的需要.利用EDA工具分析解决高速设计所而临的问题是一种有效办法。在设计的过程中，由EDA工具对输入器件模型数据进行分析，将结果直接反给设计者，设计者根据反馈信息对设计进行修改完善.从而缩短了开发周期，避免了人力、财力的浪费。
2 系统组成
本试验平台采用Motorola 公司的Dragonball系列芯片中的MC9328MX1，其CPU时钟速度200MHz；SDRAM采用了SUMSUNG公司的同步 K4S281632E，时钟速度100MHz以上。由于地址总线和数据总线的布线密度比较大，速度较高，系统对信号完整性要求较高，因此采用MENTOR 公司的PADS2004设计软件，它将原理图设计、PCB Layout和高速仿真分析集成于一体，可以解决在PCB设计中存在的信号完整性、串扰等问题，大大提高了设计成功率。
系统没计中最关键走线的是SDRAM与MC9328MX1之间的连接走线，它们的信号完整性直接影响着系统能否正常工作。PCB设计中，采用 PADS2004软件的高速仿真工具HyperLynx进行仿真，HyperLynx包括LineSim和BoardSim 两部分，其中LineSim是布线前仿真工具，而BoardSim是布线后仿真工具。仿真模型采用IBIS模型，IBIS模型采用I/V和V/T表的形式来描述数字集成电路I/O单元和引脚的特性。由于IBIS模型无需描述I/O单元的内部设计和晶体管制造参数，因而受到半导体厂商的欢迎和支持，现在各主要数字集成电路制造商都能在提供芯片的同时提供相应的IBIS模型。
3 系统设计
3.1 电源分配
高速系统板设计中电源层的网络分配很重要。在PCB布线方面，PCB板首先要考虑电源的完整性，它直接影响最终PCB板的信号完整性。很多情况下，影响信号畸变的主要原因是电源系统，例如去耦电容设计不好，地层设计不合理，电流分配不均匀，地弹噪声太大，回路影响很严重等。
由于电源层是通过整个金属层来分配电源，其电源阻抗很小，所以电源噪声也比总线式小得多，因此设计时将电源单独作为一层。
为了消除电源噪声，在电路板的电源输入上放置一个47uF电容，用来消除低频噪声。在板子上的每个有源器件的电源引脚和接地引脚上放置一个0.1uF高频滤波电容来滤除线路高频噪声。滤波电容应尽量接近电源引脚，使电源引脚到滤波电容的走线最短来取得最好的滤波效果。
3.2 时钟设计
时钟设计在PCB设计中是很重要的一部分，通过规划时钟线，使得时钟线的连线远离其它的信号线，时钟在跟地层相邻的信号层上走，走线尽量在一层走，不要穿越多层。时钟线和其它数据、地址线之间的距离应该满足3W原则(绕线的间距要两倍于线宽)。时钟连线尽量短，并且加上地线保护。为了保证时钟信号的完整性，时钟的输出串接一个33欧姆左右的端接电阻。
3.3 关键信号与非关键信号
在仿真分析前，先对系统中的信号进行划分，划分为关键信号与非关键信号。划分的原则主要是根据器件驱动沿速率快慢、工作频率的高低与信号线长度等条件进行划分，当然还应依实际的设计而定。
在本系统中，关键信号有：时钟信号；CPU与SDRAM、CPU与FLASH等存储器的数据线、地址线以及读写等控制信号线。其中最关键的是SDRAM与 MC9328MX1之间的连接走线，它们的信号完整性好坏直接影响着MC9328MX1能否将数据正确存取于SDRAM 中。
查看详情：http://www.hampoo.com/know-how/detail/223 |
|
