Quartus2简介
特性概述
全集成设计工具：
多种设计输入方法
逻辑综合
布局布线
仿真
时序和功耗分析
器件编程
支持windows,solaris,linux
节点锁定和网络许可选项
软件版本：1，订购版本，全部支撑。2，网络版本，支持大部分器件，免费版本
典型的FPGA设计方法
设计规范->设计输入/RTL编码（register-transfer level）->RTL仿真（仅仅逻辑，不考虑延迟）->综合（映射）->布局布线（适配）
典型PLD设计流程
时序分析->门级仿真->PC板仿真和测试
quartus工程
收集相关设计文件和库
必须有指定的顶层实体
针对单个器件
在Quartus设置文件（.QSF）中存储设置
利用新工程向导建立新工程
可以由TCL脚本建立
新工程向导
1.设置工作路径和顶层实体
2.加入文件（可选）
3.选择EDA工具（可选）
4.选择目标器件
工程文件(.QPF)
版本
时间戳
有效修订版本
工程管理
档案和工程恢复（.QAR）
建立档案活动日志（.QARLOG）
版本控制和工程交付
复制工程
在新的目录中的所有文件都直接复制到目标位置
工程修订
只存储.QSF
允许设计软件尝试不同的选项
允许修订对比
建立修订
PROJECT-REVISION
设计输入
文本编辑器：AHDL,VHDL,Verilog
原理图编辑器：结构图文件，图像设计文件
存储器编辑器：HEX(INTEL专用),MIF(Altra)
第三方EDA工具：EDIF,HDL,Verilog Quartus映射(.VQM)
支持设计文件混合和匹配
文本设计输入
提供特性：
HDL文本文件行号
HDL模板预查看
语法着色
输入文本描述
AHDL(.tdf),VHDL(.vhd,.vhdl),Verilog(.v,.vlg,.verilog,.vh)
HDL模板：Edit-Insert Template
原理图设计输入（有助于设计顶层设计实体）
全功能原理图设计能力
原理图设计家里
使用原理图编辑器
宏功能
预制的设计模块：逻辑门控制器，PLL
优势：免费安装，可配置设置，可拖入，加快设计输入，对altra结构进行与优化
两种类型
LMP，业界标准
ALT，Altra专用红功能
MegaWizard插件管理器（可以轻松实现并配置宏功能和IP）
Tools->MegaWizard
EDA接口
和产生网表文件的业界标准EDA工具进行接口
NativeLink接口提供了第三方EDA软件工具的无缝连接
第三方综合工具
Mentor Graphics
Synopsys
Synplicity
Quartus编译
设计文件-分析和细化-综合（约束和设置-功能网表）-适配器（约束和设置）-汇编器（编程和配置文件）-TimeQuest(时序分析）-EDA网表写入器（后适配仿真文件）-门级仿真
Porcessing选项
开始编译
开始分析和细化
开始分析和综合
启动适配器
启动汇编器
开始时序分析
开始IO分配分析
启动设计助手
| 
