高速hart-c８psk位同步与均衡系统设计TC68供应商 供应商, 系统, 设计, 供应商, 系统, 设计

zddzic

摘 要：提出一种新的低功耗HART CSPSK位同步与均衡结构,其中位同步初始化使位同步快速稳定，电子元件邮购网减少位同步跟踪计算频率和所需信号采样，从而降低均衡器和插值器的计算频率。同时根据HART信道特点，提出一种新的基于CSD编码的均衡器结构，使每个采样点均衡运算功耗大幅降低。整个系统通过资源复用，大量节省硬件资源。通过分析和仿真表明，该结构不仅能大幅降低功耗，而且具有很好的抗噪声性能。 TC68供应商
　　HART（Highway Addressable Remote Transducer）协议在已有低频4mA~20mA模拟信号上叠加小幅的数字通信信号，进行双向数字通信，是全球最重要的现场仪表总线协议之一，目前仍使用1985制定的HART FSK第一代协议（Bell－⒛2标准）。2001年HART基金会制定第二代协议，规定高速HART（High Speed Hart，HSH）使用CSPSK（ITU V2．7标准）传输数字信号，可将现有数字通信速度理论上提高8倍，考虑数据帧结构的改进，实际数字通讯速度可提高11．6倍。
　　第二代HART协议制定的同时，由HART基金会组织，Rosemont、Siemens和ABB等工业巨头联合开发了HSH接收机，由于当时全数字接收机理论水平和半导体工艺限制，研制的HSH接收机功耗高达1．5 mA，超过了HART协议规定的适用于工业生产本质安全的I mA要求，没有得到实际应用。本文将简要介绍造成原HSH接收机高功耗的位同步与均衡器结构，提出一种结构复用、功耗大幅减小的新结构，并仿真证明该结构的有效性。
　　1、研究背景
　　高速HART CSPSK协议规定，数字信号使用8PSK方式调制，其中载波频率为3⒛0 Hz，传输速率为9 600 b／s，波特率为3 200 baud／s，3位二进制数通过格雷码编码映射成一个传输码元，发送成型滤波规定使用滚降因子为0．5的平方根升余弦滤波器。由于相干解调比非相干解调可减小3 dB噪声，协议规定接收机必须使用相干调解。
　　据HART基金会研究，HART协议规定使用的物理信道在使用的频段内可等价为一阶RC低通滤波器，其极点位置随导线特性和长度变化，在3 700 Hz以上。HART FSK协议使用信道的频段为900 Hz～2 500 Hz，而HART CSPSK使用信道的频段为800 Hz～5 600 Hz，因此HSH接收到的8PSK信号会受到信道畸变，需使用均衡器才能正确解调。原HSH接收机的体系结构如图1所示。


图1原HART C8PSK接收机解调原理图
　　在图1中，AD变换的采样率为28．8kHz，接收匹配滤波器RRC使用45阶查找表实现，功耗较小；均衡器使用5个复数乘法器实现，工作频率为信号的采样频率，功耗很大，约占系统功耗的46％；位定时恢复采用基带信号二阶统计量谱线提取算法，窄带滤波后的数字信号位定时提取是通过求取其对应模拟信号的极值点时刻实现，由于该模拟信号极值点前后采样点的值应该对称相等，实际中先求取数字信号的极值点，然后计算该极值点前后采样点绝对值比值，得到差值滤波器所需的相位误差。整个位定时电路均在采样率28．8 kHz下工作，即9倍符号率，功耗大。
　　2、 HART CSPSK前导信号简要分析
　　在前导码传输期间，HART CSPSK协议规定前导码为40个6、2循环码元，其中码元6和2对应星座相角67.5°和－67.5°。前导码期间，基带信号中的正交分量和同相分量分别是cos67．5°与cos－67．5°组成的周期序列和sin67．5°与Sin-67.5°组成的周期序列通过截止频率为2 400 Hz的低通成型滤波RRC形成。因此前导码期间，基带信号中的同相分量输人RRC的为直流信号，经RRC低通滤波后仅在0 Hz处有一谱线；基带信号中的正交分量输人RRC的是周期为1 600 Hz周期信号。由于周期信号的频谱为离散谱线，因此信号频谱在1 600 Hz×乃（乃＝¨…2，－1，1，2…）谱线上不为零，经RRC低通滤波后仅在1 600 Hz和1 600 Hz处有两根谱线。
　　基带信号与3⒛0 Hz的载波信号混频，则同相分量频谱为3 200 Hz处的一根谱线，正交分量频谱为1 600 Hz和4 800 Hz处两根强度大小相等的谱线。因此发送端输出的HART CSPSK前导码频谱应为离散的三根谱线，其中1 600 Hz和4 800 Hz处谱线大小相等。
　　在接收端前导码信号经下变频和成型滤波后，若载波相位已初步恢复，则前导码基带信号中正交分量为近似直流，而同相分量频谱应仅在1 600 Hz处存在谱线。所以通过测量同相分量与正交分量中的直流值可以快速初始化载波相位，而位定时信息可以利用确定的同相分量信号特点快速确定。
　　3、 HART CSPSK信道估计与均衡衡器设计
　　3．1信道估计
　　信道估计常用的方法如LMS自适应法，前导码自相关法等均需要信号采样率下多个乘法器并行计算，对于功耗和面积要求很高的HART CSPSK接收机并不合适。
　　HART通信使用双绞线，信道传输模型相对固定，其频率响应为：


　　其中R、L和C分别表示双绞线的单位长度的电阻、电感和电容，J为双绞线长度，r为传输信号的频率。由此可见，若双绞线类型和长度一定，当频率较小时，仅有较小的幅度衰减；随着频率变大，信号幅度和延时畸变均变大。在HART使用的信道频段内信道模型如图2所示。


图2 HART有线信道估计原理
　　由于HART有线信道对前导码信号中1 600 Hz和3 200 Hz频率成分衰减较小，而对4 800 Hz频率成分畸变较大，因此图2中仅示意性标注出了4 800 Hz频率成分的畸变。不同的HART有线信道低通衰减效果不一样，即图2中的低通衰减模型的斜率不一样，对前导码信号的不同频率的衰减也就不一样。本文采用比较前导码1 600 Hz分量功率与4 800 Hz分量功率之比R来估计信道模型。大量的实验证明，R与一阶HART有线信道极点关系如表1所示，表1仅列出了信道畸变较大时的对应关系。从表中可以看出，为了更好地识别和均衡信道畸变，信道分类应以R近似等差分布为基础。
表1信道畸变与信道极点关系


　　连续信号AD转换产生频谱镜像，前端模拟带通滤波减小信号与高频噪声镜像产生的混叠。信号采样率过低会使模拟前端的带通滤波滚降因子要求过高，将大幅提高模拟前端功耗，因此HART基金会建议采样率至少超过6倍符号率，本设计取采样率为8倍符号率。由前面信号分析知，前导码信号频谱含三处谱线：1600 Hz、3⒛0Hz和4800 Hz，即前导码期问信号为1 600 Hz的周期信号，一个周期内正好采样16个点。信道估计算法如下：


　　其中Samp（品）表示第乃个采样点。由三角函数周期性可知，这里仅需要sin22．5°、sin45°与sin67．5°的8位查找表，即可实现采样值与三角函数卷积求取信号频谱。其中sin22．5°与sin67．5°的8位三角函数查找表在完成信道估计后将会在位定时和相位估计中复用，因此有利于系统功耗面积减小。
　　3．2基于CSD编码的预置式分数间隔均衡器设计
　　CSD编码技术常用于滤波器设计，减小信号与滤波器系数卷积运算功耗。CSD数是有符号2幂数SD（Signed Digital）的一种特例，也是最佳表示。SD数的基本元素为{1，0，1｝，CSD数是SD数的唯一表示，其中任意两个非零比特不相邻。
　　根据信道估计结果，控制器从预置的均衡系数表中选择最合适的一组系数用于信道均衡，本设计采用两倍符号率分数间隔均衡器，每个符号只需两个采样。以下以信道极点在4 000 Hz左右，即信道畸变最严重时，讲述均衡器系数CSD编码生成过程。首先使用常规均衡器设计方法计算信道极点在4 000 Hz时均衡器系数：
　　［0．004 0，－0． 009 4，－0，0191，1．0264，－0．007 6，0．002 5，－0．000 0］＋i［－0.004 0，0．0174，－0．0489，－0．076 8，0．1596，－0．052 1， 0．0112］
　　其中i表示复数的虚部。然后对系数进行归一化处理：
　　［0．004 2，－0．0103，－0．0149，1．000 0，－0．0190，0．006 1，－0．000 7］＋j［－0．003 7，0．016 1，－0．048 8，0，0．154 1，－0．050 3，0，0107］
　　再求取系数的二进制形式
　　00000000010001＋11111111110001×i
　　11111111010110＋00000001 000010×u
　　1111111000011＋11111100111000×i
　　01000000000000＋00000000000000×i
　　11111110110010＋00001001110111×i
　　00000000011001＋11111100110010×i
　　11111111111101＋00000000101100×i
　　最后使用CSD编码：
　　00000000010001＋000000000－10001×i
　　00000000－10－10－10＋00000001000010×i
　　0000000－10010－1＋00000－10100－1000×i
　　1＋0×i
　　0000000－10－10010＋00001001000－100×i
　　000000000l1001＋00000－1010－10010×i
　　00000000000－101＋00000000101 100×i
　　从编码的结果可以看到，保证相同计算精度下，原来的一个乘法计算平均需要用3个加法器实现，功耗可大幅减小。由于在信道估计阶段不进行均衡计算，均衡计算使用的加法阵列可复用于位定时同步和相位同步初始化，同时本设计的面积也得到大幅减小。
　　4 、RT CSPSK位同步设计
　　位同步直接影响码元判决，位同步算法需要的信号采样率决定了大功耗电路均衡器的计算频率。HARTCSPSK是一种短突发通信，常规的迟早门算法、Gardner算法、M＆M算法收敛速度较慢，不能直接使用。本设计将位同步分为初始化和跟踪两个部分实现。
　　4．1位同步初始化
　　位同步初始化在相位初始化之后均衡器启动之前进行，与信道估计电路并行执行，因此可复用均衡器资源。成型滤波之后同相分量可表示为：


　　其中g（t）为成型滤波器和信道的联合冲激响应函数，Ts为采样周期，r为符号周期，t为位定时误差，φi为传输码元的映射相角，Δθ为载波相位误差，Nl（n）为噪声。如3.2节中所述，HART信道码间干扰有限，由于位同步初始化允许存在一定误差，因此假设码元间无干扰，即
　　g（0）＝1，g（T）＝0
　　若载波相位误差较小，即Δθ≈0，则前导码同相分量在t=0时有极值点sin67．5°和sin- 67.5°。由前面讨论易知同相分量为27的周期函数，定义滑动窗函数为：


　　由以上讨论知饵（m）在t=0时有零点，且该时刻的J（8＋m）为最佳采样点，即滑动窗中问点为极值点。由于|t丨≤0．5Ts＝0．0625T，当t≠0且Δθ≈0时，由参考文献［7］知Ti（m）在穿越零点附近与t成线性关系，即Ti（m）≈Bt，由于信号经过ACC处理后幅度基本恒定，因此B为常数。