UART发送器程序与仿真 程序, library

porereading

（1）UART发送器VHDL程序
--文件名：transfer.vhd。
--功能：UART发送器。
--说明：系统由五个状态（x_idle,x_start,x_wait,x_shift,x_stop）和一个进程构成。
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity transfer is
    generic(framlent:integer:=8);
    Port (bclkt,resett,xmit_cmd_p:in std_logic;                  --定义输入输出信号
            txdbuf:in std_logic_vector(7 downto 0):="11001010";
               txdut std_logic;
               txd_doneut std_logic);
end transfer;
architecture Behavioral of transfer is
type states is (x_idle,x_start,x_wait,x_shift,x_stop);                --定义个子状态
signal state:states:=x_idle;
signal tcnt:integer:=0;
begin
process(bclkt,resett,xmit_cmd_p,txdbuf)                         --主控时序、组合进程
variable xcnt16:std_logic_vector(4 downto 0):="00000";            --定义中间变量
variable xbitcnt:integer:=0;
variable txds:std_logic;
begin
if resett='1' then state<=x_idle; txd_done<='0'; txds:='1';           --复位
elsif rising_edge(bclkt) then
     case state is
          when x_idle=>                                --状态1，等待数据帧发送命令
if xmit_cmd_p='1' then state<=x_start; txd_done<='0';

                     else state<=x_idle;              
                     end if;
when x_start=>                                --状态2，发送信号至起始位
if xcnt16>="01111" then state<=x_wait; xcnt16:="00000";
else xcnt16:=xcnt16+1; txds:='0'; state<=x_start;
end if;

when x_wait=>                                  --状态3，等待状态
if xcnt16>="01110" then
                     if xbitcnt=framlent then state<=x_stop; xbitcnt:=0;
                        else state<=x_shift;
                        end if;
                        xcnt16:="00000";
                   else xcnt16:=xcnt16+1; state<=x_wait;
                      end if;                  
       when x_shift=>txds:=txdbuf(xbitcnt); xbitcnt:=xbitcnt+1; state<=x_wait;                                                                --状态4，将待发数据进行并串转换
when x_stop=>                         --状态5，停止位发送状态
if xcnt16>="01111" then
                        if xmit_cmd_p='0' then state<=x_idle; xcnt16:="00000";
                        else xcnt16:=xcnt16; state<=x_stop;
                        end if; txd_done<='1';
                     else xcnt16:=xcnt16+1; txds:='1'; state<=x_stop;
                  end if;                     
          when others=>state<=x_idle;
     end case;            
end if;
txd<=txds;
end process;
end Behavioral;