首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

FPGA里各模块字电路用VHDL程序代码连接是怎么编译的？

注册会员

Rank: 2

UID
126628 
性别
男 
1#
打印
tT
hejab123发表于 2006-3-2 22:38 | 只看该作者

FPGA里各模块字电路用VHDL程序代码连接是怎么编译的？

VHDL, 模块, FPGA, 电路, 程序

各位大侠：
   


    FPGA里各模块用VHDL程序代码连接是怎么编译的？


我是初学者对MAXPLUS2还不是很了解，望高人指点！谢谢！

收藏 分享 评分
╰☆Gind☆╮
回复 引用

订阅 TOP

注册会员

Rank: 2

UID
126628 
性别
男 
2#
hejab123发表于 2006-3-2 22:42 | 只看该作者
例如有一个程序包还有两个模块，应如何编译？
╰☆Gind☆╮
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
132437 
性别
女 
3#
waterlily发表于 2006-3-3 10:03 | 只看该作者
再写一个顶层vhdl文件，定义为和工程名字相同的名字，把你编好的那两个模块用元件例化的方式在这个顶层文件里面调用就ok了
回复 引用

TOP

注册会员

Rank: 2

UID
130719 
性别
男 
4#
ahliang发表于 2006-3-6 21:25 | 只看该作者
哈
看法相同
回复 引用

TOP

返回列表