首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » 请问怎样获得fpga的系统时钟？

返回列表回复发帖

请问怎样获得fpga的系统时钟？

中级会员

Rank: 3 Rank: 3

UID: 129776
性别: 男

1^#

字体大小: tT

icefog发表于 2006-3-4 15:07 | 只看该作者

请问怎样获得fpga的系统时钟？

时钟, fpga, 系统

请问怎样获得CPLD或FPGA的系统时钟？

收藏分享评分

回复引用

中级会员

Rank: 3 Rank: 3

UID: 115233
性别: 男

2^#

fenglouto发表于 2006-3-6 14:23 | 只看该作者

通过专门的时钟引脚输入

大浪淘沙
留下的全是金子

回复引用

中级会员

Rank: 3 Rank: 3

UID: 115233
性别: 男

3^#

fenglouto发表于 2006-3-6 14:30 | 只看该作者

你还是在问上一个问题吧。FPGA可以用外部晶振通过专门的输入时钟引脚接入，这个时钟称为系统时钟。所有的触发器都在这个时钟或者这个时钟的分频，倍频下工作。这样FPGA工作在同步时钟下

大浪淘沙
留下的全是金子

回复引用

中级会员

Rank: 3 Rank: 3

UID: 129776
性别: 男

4^#

icefog发表于 2006-3-6 17:28 | 只看该作者

我知道，我还以为有内部时钟所以问一问。

回复引用