Modelsim后仿真问题请教[求助]

金牌会员

Rank: 6 Rank: 6

UID: 13907
性别: 男

1^#

打印

字体大小: tT

domi发表于 2006-3-10 13:25 | 只看该作者

Modelsim后仿真问题请教[求助]

Modelsim, 仿真, 请教, 求助

我使用的是ise7.1，modelsim6.0，生成后仿模型为vhdl描述的，现要对这个模型进行仿真，
我用compxlib命令对vhdl库进行了编译，

但是当我在modelsim中进行仿真时，反标了sdf文件，loading design时没有问题和警告，

但是当我运行仿真时报错，请问怎么回事？

vhdl的后仿和verilog的后仿好像区别很大，请问高手如何解决这些问题！

收藏分享评分

谁说女孩子不能做技术？？？　

回复引用

订阅 TOP

注册会员

Rank: 2

UID: 80762
性别: 男

2^#

sunnyho发表于 2006-7-18 10:05 | 只看该作者

嘿嘿！帮你顶一下！~~

回复引用

TOP

返回列表