首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请教各位大侠DSP电路方面的问题!

请教各位大侠DSP电路方面的问题!

我最近看这样的一个电路图,是关于谐波测量的。


我不明白里面CPLD是做什么用的,可以去掉吗?


还有,实时时钟是做什么用的呢?可以用内部时钟代替吗?


愿意与大家做朋友!
你的问题不清楚。没有电路图怎么判断
海潮 http://blog.sina.com.cn/m/haichao
从BLOCK DIAGRAM来看,FPGA是系统的一部分,回答是不能简单去掉。采用外部时钟,自然有设计者的用意。
海潮 http://blog.sina.com.cn/m/haichao
谢谢版主!如果我把CPLD去掉后,然后直接把过零比较器的输出送到锁环电路,请问是否可行?
愿意与大家做朋友!
返回列表