首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
Xilinx 技术论坛 (Xilinx Technical Discussion Foru)
» 请教各位关于core generator的例化
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
请教各位关于core generator的例化
发短消息
加为好友
truelong
当前离线
UID
131591
帖子
29
精华
0
积分
219
阅读权限
30
在线时间
0 小时
注册时间
2006-2-16
最后登录
2006-11-2
中级会员
UID
131591
性别
男
1
#
打印
字体大小:
t
T
truelong
发表于 2006-4-4 15:21
|
只看该作者
请教各位关于core generator的例化
generator
,
core
,
请教
我用Core Generator生成一个FIFO
如何例化到我的顶层设计中呢?看资料说是把生成的*.veo文件中的部分代码复制到顶层设计中
但是我打不开.veo文件啊
收藏
分享
评分
学习学习再学习
回复
引用
订阅
TOP
发短消息
加为好友
truelong
当前离线
UID
131591
帖子
29
精华
0
积分
219
阅读权限
30
在线时间
0 小时
注册时间
2006-2-16
最后登录
2006-11-2
中级会员
UID
131591
性别
男
2
#
truelong
发表于 2006-4-4 16:56
|
只看该作者
我现在用Core Generator 生成一个FIFO,加入到我的Top中,并且综合已通过
为什么在仿真的时候总是报错说找不到我例化的FIFO啊?
Instantiation of 'myfifo' failed. The design unit was not found.
学习学习再学习
回复
引用
TOP
发短消息
加为好友
truelong
当前离线
UID
131591
帖子
29
精华
0
积分
219
阅读权限
30
在线时间
0 小时
注册时间
2006-2-16
最后登录
2006-11-2
中级会员
UID
131591
性别
男
3
#
truelong
发表于 2006-4-4 17:20
|
只看该作者
非常感谢版主的支持
学习学习再学习
回复
引用
TOP
发短消息
加为好友
truelong
当前离线
UID
131591
帖子
29
精华
0
积分
219
阅读权限
30
在线时间
0 小时
注册时间
2006-2-16
最后登录
2006-11-2
中级会员
UID
131591
性别
男
4
#
truelong
发表于 2006-4-4 17:20
|
只看该作者
我是直接在ISE中点击Simulate Behavioral Model的,是自动加到仿真库中的吧
学习学习再学习
回复
引用
TOP
发短消息
加为好友
truelong
当前离线
UID
131591
帖子
29
精华
0
积分
219
阅读权限
30
在线时间
0 小时
注册时间
2006-2-16
最后登录
2006-11-2
中级会员
UID
131591
性别
男
5
#
truelong
发表于 2006-4-4 18:02
|
只看该作者
我自己在认真看看关于仿真方面的资料吧
刚接触这方面的东西
感谢版主的认真指导
学习学习再学习
回复
引用
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议