Altera启动Nios II嵌入式处理器设计大赛 Altera, Nios, 大赛, 嵌入式, 处理器

tintin

Altera公司今天宣布，正式邀请亚太地区工程类学生向第四届2006年Nios II嵌入式处理器设计大赛提交他们的创新设计。Altera举办此次大赛是为了增进人们对可编程逻辑嵌入式设计的关注，提高设计人员的工程设计技巧。大赛欢迎中国大学生和研究生参加。

获得参赛资格的个人或者三人参赛小组可以提交其设计方案，方案必须含有Altera Nios或者Nios II嵌入式处理器，面向Altera的市场应用，包括汽车、广播、消费类、无线、有线通信和军事领域等。Altera专家组在独创性、创新性、实用性和设计深度上对设计进行评审。大赛中一等奖的队伍将获得奖金人民币一万元、二等奖和三等奖将分别获得奖金人民币五千元和两千元。此外，一等奖和二等奖的指导老师将分别获得奖金人民币两千元和一千元。评分最高的前三名参赛个人或者小组将受邀在10月份于中国举办的Altera年度SOPC World上展示他们的设计。2006年Nios II嵌入式处理器设计大赛也将同时在中国台湾、韩国、印度、澳洲及新西兰等亚太区其他地区举办。

Altera中国项目经理徐平波说：“作为大学计划的延伸，Nios设计大赛鼓励创新，为学生提供展示他们创新思维的机会。Altera不断致力于对教育的投入，培养未来的创新人才。”

Nios设计大赛网址：www.altera.com.cn/nioscontest 

[此贴子已经被silverwolf7516于2006-4-6 14:52:49编辑过]

silverwolf7516

推荐设计主题

为了参赛者更好地完成比赛，本着实用和创新的原则，Altera推荐如下的题目。对于选用如下推荐题目、而且愿意公开设计的参赛者，Altera将在评选时加5分以示鼓励。

1.NIOS II IO优化
Altera专门为NIOS II设计了简单、高效的Avalon Switch Fabric，并支持多处理器系统。设计人员可以利用NIOS II的资源，方便的实现高效的IO子系统。Altera建议参赛者实现一个具有高性能IO子系统的NIOS II系统。建议的实现方法有:

o 增加一个NIOS II CPU专门处理IO操作，处理IO的NIOS II CPU与主NIOS II CPU之间使用共享内存通信；

o 优化IO设备的位宽，将通常是8位宽的IO设备改为32位宽，使CPU的每次访问可以操作更多的数据。

Altera建议参赛者实现一个有八个串口的系统。8个串口的波特率都设置为115200。每两个串口分为一组，其中一个发送数据，另外一个串口接收数据。测试系统性能时，4组串口同时传输5MB的数据。参赛者最后提交的报告应该有以下数据:

o 各组串口能收发数据达到的速度

o 主CPU的CPU占用率的数据

2.IP 摄像头
网络的应用越来越深入到大众的生活，IP摄像头就是最近流行的新应用。Altera建议参赛者利用FPGA和NIOS II实现IP 摄像头，实现通过IP网络远程观看摄像头捕捉到的图像功能。每帧图像大小应该不小于320×240，每秒应该不小于10帧。

3.NIOS II C2H 应用
NIOS II C-to-Hardware(C2H)编译器能够有效的提高嵌入式软件的性能，能帮助开发人员提高效率。Altera建议参赛者使用C2H性能优化数学算法。参赛者要提供优化前后的性能数据和资源占用数据。

dagelao

Nios设计大赛网址：www.altera.com.cn/nioscontest

想问一下各位有参加的吗？
作那个方向的！

hz61062950

我连方案基本上都定下来了，可是一直没有得到报名确认回信，都不知道报上没，郁闷！

dagelao

一：特色：
1、 多款FPGA核心板可选：EP1C6、EP1C12、EP2C5、EP2C8核心板；
SDRAM：64Mbit SDRAM；
FLASH：16Mbit(可升级到32Mbit)；
配置芯片：EPCS1或EPCS4；
I2C EEPROM；
50Mhz有源时钟等；
提供配置模式：JTAG和AS；
所有IO、Avalon总线、配置管脚等都通过4排插针引出，用户可以充分自由发挥，扩展更灵活。
2、 实验板3.0
配备：
★RS-232串口：用于与计算机的数据通信；
★VGA接口：直接VGA与显示器对接，用FPGA实现VGA接口协议可在显示器上显示文字、图型等；
★PS/2鼠标，键盘接口：标准鼠标，键盘接口，提供的例程用VHDL实现在数码管上同时显示键盘扫描码和ASCII码，也可结合SOPC编程使其显示在LCD上；
★16*2字符型LCD：可以显示英文字符和自定义字符；
★128*64图形式LCD：可以显示中文、图形等；
★蜂鸣器：使用NIOSS II定时器中断编程产生特定波形，可奏出各式乐曲如:北国风光，康定情歌...
★两个USB：
（1）采用USB-UART桥接芯片CP2102，兼容USB1.1和USB2.0协议，最高通信速率为1Mbps，抗干扰性能好，可直接用于通信速率要求不是很高的场合，如工控设备、仪器仪表等，方便实用；
（2）USB1.1实验接口，直接扩展FPGA的IO到USB接口，用于评估FPGA上实现USB Controler的功能。
★4位7段数码管：分别提供用VHDL和NiosII实现动态扫描的程序，用VHDL实现自动动态扫描，不占用CPU处理时间。
★4个按键开关：同样秉承简约风格，不追求多，但求简约，节省有限的IO资源，用于NiosII的外部按键输入、中断等实验足矣。

3、其它配件：
（1） ByteBlasterII下载线；
（2） USB线；
（3） 5V开关电源；
（4） 用户手册以及详细的入门教程；
（5） 齐全的软件、文档资料等；
（6） 详尽电路原理图；
（7） 1602A字符LCD，（选配，仅需20元）；
（8） 128*64图形LCD，（选配，仅需80元）；

详情请登陆：http://www.21control.com/

三、特点：
（一） 设计独特，既适合学生学习使用，也适合于实际项目设计中快速搭建系统原型以验证设计方案。核心板（EP1C6型V2.0）实际上是一块独立的SOPC最小系统板，SDRAM和Flash都集成在核心板上，用户甚至可以用面包板制作特定项目所需的外围电路，并插上该核心板就构成了一个完整的项目系统原型。另外，如果项目试验中只需用到FPGA功能（即无需定制Nios系统），则可以将SDRAM和Flash卸下，核心板就成了一个将所有FPGA的IO管脚引出的FPGA核心板，同样可用于快速搭建项目系统原型。
（二） 模块化结构，简单明了，有详尽文档、教程，真正适合初学者。经验表明，很多学生在学习FPGA、ARM、DSP等设计技术的过程中，虽然刚开始学习热情很高，但真正能坚持下来一直到“学会”的却只有寥寥几个。除了学生个人的毅力因素的原因外，另外一个更主要的原因是由于所选用的学习板不适合初学者学习使用。对于初学者来说，理解和消化开发板并不容易（事实上如果能达到这种程度的话，也就没必要借助学习板了），再加上这些开发板在文档资料、教程上都非常欠缺
，有些几乎连说明文档都没有，这就给学生们的学习增添了更多的困难，很多学生会因为找不到入门的口子而慢慢失去兴趣和信心。我们从初学者的角度出发，尽量明了化学习套件的设计，并针对学习套件编写详尽的说明文档和教程，希望学生从简单到深入地理解开发的过程，并能快速地跨入这个门槛，建立起学习的信息和兴趣。
（三） 具有可持续学习性。传统的学习板将FPGA与实验电路集成一体，虽然预留了一些FPGA的I/O给学生扩展用，但预留的I/O有限，当学生学习到一定程度并初步具备自主设计能力的时候，这样的学习板显然已经不能满足进一步学习的要求。我们采用FPGA核心板与实验板相分离的结构，核心板主要由FPGA芯片和电源、配置芯片和时钟源组成，即FPGA的最小系统组成，FPGA的所有I/O都以核心板的插针引出。当学生初步具备自主设计能力的时候，可以自主设计
实现更复杂功能的实验板，并将核心板插接到自主设计的实验板的插座上，即可利用FPGA的所有I/O。
（四）价格低，真正面向广大学习者，特别是在校学生。


详情请登陆 http://www.21control.com

电话：020-87543030、020-35511160 QQ:492072170 492078472 26128396
MSN:fengfy70@hotmail.com

dagelao

下载 (9.58 KB)
Altera启动Nios II嵌入式处理器设计大赛

2006-11-3 22:57

FPGA/SOPC学习开发套件V3.0

dadaowai

FPGA/SOPC学习开发套件V3.0多少钱啊?

myedatyfx

有点想参加

gouyoge

有点想参加

zgd_80

俺很想参加。现在肯定过了报名时间了

warship

how much