刚开始入门CPLD，有问题请教高手：
我写的一个简单的程序，加测试文件，但Modelsim的仿真结果出不来，但也未报错。
附：module compare(a,b,equal);
input a;
input b;
output equal;
assign equal=(a==b)?1:0;
endmodule
测试文件：
`timescale 1ns/1ns
module compare_test_v_tf();
// DATE: 22:57:39 04/15/2006
// MODULE: compare
// DESIGN: compare
// FILENAME: test.v
// PROJECT: project1
// VERSION:
// Inputs
reg a;
reg b;
// Outputs
wire equal;
// Bidirs
// Instantiate the UUT
compare uut (
.a(a),
.b(b),
.equal(equal)
);
// Initialize Inputs
`ifdef auto_init
initial begin
a = 0;
b = 0;
#100 a=0;b=1;
#100 a=1;b=1;
#100 a=1;b=0;
#100 a=0;b=0;
#100 $stop
end
`endif
endmodule
仿真结果：
| 
