首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» Xilinx 技术论坛 (Xilinx Technical Discussion Foru) » 请教 ISE 12.3 verilog test fixture 仿真错误原因

返回列表回复发帖

请教 ISE 12.3 verilog test fixture 仿真错误原因

新手上路

Rank: 1

UID: 894895

1^#

字体大小: tT

yc2711550发表于 2012-8-3 15:14 | 只看该作者

请教 ISE 12.3 verilog test fixture 仿真错误原因

design, 仿真, Failed, test

在ISE12.3中，通过verilog test fixture。对工程仿真，编译都没问题，就是仿真时，出现错误 silulator 861: Failed to link the design.
请教原因。

收藏分享评分

回复引用